公用存储器设备及其控制方法技术

一种公用存储器设备及其控制方法。与传统终端相比，可使移动通信系统中的移动终端使用较小的硬件和较大的能效功率要求来存储接收到的数据。通过使用一个存储器对由多个解码器单元所解码的数据进行存储，从而实现这些优点。具体而言，终端执行下面的步骤：选择两个解码器中的一个进行数据解码，在选定的解码器中进行数据解码，基于解码数据中的信息确定连接到两个解码器的一个公用存储器的地址；在公用存储器的地址中存储解码的数据。第一解码器可以是维特比解码器，而第二解码器可以是透平解码器。可以根据解码器输出的解码数据中预定位的值来确定公用存储器的地址。通过这样使用公用存储器，终端能够实现比以前更小的尺寸。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及在存储器中存储信息，尤其涉及在与两个或者更多数据解码器相连接的存储器中存储解码数据的系统和方法。维特比(Viterbi)算法是一种用于卷积编码的解码方法。维特比算法的硬件复杂性随限制长度(K)大小的平方增加。现在，使用K＝9。由于硬件复杂性太高，所以没有使用大于K＝9的值。在CDMA(IS 95)中使用K＝9的结构，在IMT-2000(这是下一代移动通信标准)中使用K＝9的维特比码和透平(Turbo)码。透平码是使用内部交织器，通过将两个递归系统卷积编码器(RSC)并行连接所生成的编码。此类编码用于下一代移动通信标准中在以很高的传输率进行数据传输时的编码方法中。与卷积编码相比，已经证明透平编码具有较高的编码增益。另外，在接收端重复进行简单部分码的解码，从而上述方法具有较高的差错纠正功能。附图说明图1显示的是根据现有技术，在移动终端中进行数据解码的方法。移动终端包括接收机10，用于处理来自无线电部分的基带数据；存储器20，用于存储接收的数据；中央处理器(CPU)40，用于控制存储在存储器20中的数据，以输入到预定的解码器；切换器30，用于根据CPU40的控制信号在两个解码器间进行切换；维特比解码器50，用于对来自存储器20的输入数据进行维特比解码；和透平解码器60，用于对来自存储器20的输入数据进行透平解码。维特比解码器50包括维特比逻辑运算单元51和维特比存储器52。而透平解码器60包括透平逻辑运算单元61和透平存储器62。下面参照图1对根据现有技术的数据解码过程进行描述。最初，接收机10由天线(未显示)接收数据，并且以帧为单元将数据传送到存储器20。存储器20存储从接收机10传送来的预定大小的数据帧。当在存储器20中存储数据时，CPU40确认数据存储在存储器20中，并且以解码选择信号的形式，按照下一代规范3GPP TS34.108的解码顺序，向切换器30发送控制信号。特别的，维特比解码或透平解码顺序是在3GPP TS34.108规范中规定的，并且根据这个规范而进行维特比解码或透平解码。如果基于3GPP TS34.108规范设定维特比解码，那么处理过程如下。首先，CPU40确认是基于3GPP TS34.108规范设定维特比解码，并且将维特比解码选择信号传送到切换器30。切换器30接收维特比解码选择信号，在其控制下切换到维特比解码器50。当切换器30切换到维特比解码器50时，CPU40将数据传输信号传送到存储器20。当存储器20接收到数据传输信号时，其通过切换到维特比解码器50的切换器，将数据传送到维特比解码器50。下一步，维特比解码器50将接收的数据传送到维特比逻辑运算单元51的分支度量生成器(BMG，未显示)。BMG(未显示)由接收到的数据计算分支度量(BM)值，所计算的值输入到维特比逻辑运算单元51的加法比较选择(ACS，未显示)中。BMG的BM是由状态转换图所生成的参考数据和所传送数据之间的差值，并定义为海明距离(hamming distance)。在下一步中，ACS(未显示)添加从BMG输入的BM值和由先前数据所生成的路径量度(PM)值，并且将较小值的状态转换信息传送到维特比存储器52，用于回溯解码操作。维特比存储器52存储从维特比逻辑运算单元51的ACS(未显示)发出的状态转换信息，而通过上述操作存储的路径数据在经过预定的时间之后，进行回溯以获得存活路径(survival path)。然后，存储所获得的存活路径。当在维特比存储器52中存储存活路径时，维特比解码器50对接收到的数据进行解码，并且在另外一个存储器(未显示)中存储该数据。当使用存储在另外一个存储器(未显示)中的解码数据时，使用存储在维特比存储器52中的存活路径。如果根据3GPP TS34.108规范设定透平解码，将按照如下所述进行处理。首先，CPU40确认是基于3GPP TS34.108规范设定透平解码，并且向切换器30发送透平解码选择信号。切换器30接收透平解码选择信号并且控制切换器切换到透平解码器60。当切换器切换到透平解码器60时，CPU40向存储器20发出数据传输信号。作为响应，存储器20通过切换器30将数据传送到透平解码器60，其中切换器30已经切换到透平解码器60。下一步，透平解码器60接收数据，并且将接收到的数据传送到透平解码器60的透平逻辑运算单元61。透平逻辑运算单元61向透平存储器62发送对数似然比(LLR)，这是通过计算包含在所接收数据中的状态转换信息而获得的。透平存储器62然后存储传来的LLR。当在透平存储器62中存储LLR时，透平解码器对接收数据进行解码，然后在另外一个存储器(未显示)中存储解码的数据。当使用存储在另外一个存储器(未显示)中的数据时，使用存储在透平存储器62中的LLR。上述
技术介绍
的移动终端有很多显著的缺点。最重要的可能是，
技术介绍
的终端使用单独的存储器进行维特比解码器50和透平解码器60的解码。因此，存储器要求的大小达到256×16×4×2，从而也增大了终端硬件的尺寸。还有，由于增加了硬件的尺寸，提高了驱动硬件所需的功率消耗。本专利技术的另外一个目的是通过提供一种在与维特比解码器和透平解码器相连接的公用存储器中存储数据的移动终端，达到上述的目的。该终端包括变换单元，用于映射公用存储器，以存储来自维特比解码器和透平解码器的数据。通过使用公用存储器来存储此数据，降低了终端硬件的大小和数量，由于降低了硬件的大小，也降低了驱动硬件所需的功率消耗。通过提供包括下列部件的移动终端，实现了本专利技术的这些和其它目的存储器，用于存储接收的数据；多个解码器，用于对数据进行解码；公用存储器，用于存储在多个解码器中进行解码的过程中所生成的数据；切换器，用于控制存储在存储器的数据，使其输出到相应的解码器；转换单元，用于设定存储器分配，以使得多个解码器和公用存储器能够匹配；和中央处理单元(CPU)，用于控制切换器和转换单元。另外，也提供了一种控制公用存储器的方法，其中解码数据存储在公用存储器中，该方法包括确认解码顺序的步骤；当解码顺序是维特比解码时，从CPU向切换器和转换单元发送维特比解码选择信号的步骤；在转换单元中设定维特比解码存储器分配的步骤；通过接收来自维特比解码器的存储器的数据，从而在维特比解码器中进行解码的步骤；通过转换单元将解码过程中生成的数据发送到公用存储器的步骤；在公用存储器中存储所接收数据的步骤。本专利技术的一个目的可以部分或者全部地由一种公用存储器设备实现，该公用存储器包括存储接收数据的第一存储器，用于数据解码的多个解码器，用于存储解码器所生成的数据的公用存储器，用于将第一存储器连接到解码器的切换器，用于控制公用存储器中的地址分配，以使得解码器和公用存储器相互匹配的转换单元，和用于控制切换器和转换单元的中央处理单元(CPU)。本专利技术的一个目的可以部分或者全部地由一种控制公用存储器设备的方法实现，该方法包括在至少一个第一解码器和一个第二解码器中确认解码顺序；基于解码顺序，从第一解码器和第二解码器中选择一个；基于选定的解码器，设定公用存储器中的地址分配；在选定的解码器中进行数据解码；基于所述的地址分配，在公用存储器中存储解码数据。本专利技术的一个目的可以部分或者全部地由一种处理本文档来自技高网...

【技术保护点】
一种公用存储器设备，包括： 第一存储器，用于存储接收的数据； 多个解码器，用于数据解码； 公用存储器，存储由解码器生成的数据； 切换器，用于将第一存储器连接到解码器； 转换单元，用于控制公用存储器中的地址分配，从而使得解码器和公用存储器相互匹配；以及 中央处理单元（ＣＰＵ），用于控制切换器和转换单元。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：徐承完，
申请(专利权)人：LG电子株式会社，
类型：发明
国别省市：KR[韩国]