并行滑动窗涡轮码译码器及其实现方法技术

一种并行滑动窗涡轮（Ｔｕｒｂｏ）码译码器及其实现方法，该译码器由两个信道译码器、两个交织器、两个解交织器、解复用电路和判决器组成，其中两个信道译码器是采用并行结构设置在解复用电路的输出端，用于同时对解复用电路输出的第一路校验序列Ａｙ↓［ｋ］↑［１］、系统编码序列Ａｘ↓［ｋ］和第二个信道译码器送来的经过解交织后的外信息序列ζ↓［ｋ］↑［２，ｎ－１］以及第二路校验码序列Ａｙ↓［ｋ］↑［２］、交织后的系统编码序列Ａｘ↓［ｋ］↑［ｐ］和第一个信道译码器送来的经过交织后的外信息序列ζ↓［ｋ］↑［１，ｎ－１］分别进行滑动窗译码处理；所述的两个信道译码器内部分别设置有一个前向度量计算单元、两个反向度量计算单元以及一个似然比计算单元。该译码器内部仅需要存储一个滑动窗长度的前向度量，大大节省了硬件资源，还提高了涡轮码译码器的整体工作性能。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】
【国外来华专利技术】所属领域本专利技术涉及一种并行滑动窗(PDSW，Parallel decoding algorithm with thesliding window)涡轮(Turbo)码译码器，以及该译码器的实现方法，属于信道编译码系统的
传统的涡轮(Turbo)码译码器结构如附图说明图1所示。该译码器是由两个信道译码器1、2、两个交织器、两个解交织器和解复用电路、判决器等基本部件组成。传统的涡轮(Turbo)码译码器对于接收序列和外信息序列采用均匀量化，涡轮(Turbo)码译码器需要巨大的存储量，因此，其占用的硬件资源极其庞大。假设r(k)是量化接收序列，其中离散时间标记k＝1，2，.......； 为信道可靠性度量，其中ES编码表示符号能量，NO是单边功率谱密度。Ax(k)、Ay1(k)、Ay2(k)和Axp(k)分别表示解复用后得到的Turbo(涡轮)码的系统编码序列、第一路校验码序列、第二路校验码序列和经过交织排列的系统编码序列。 表示第一个信道译码器送来的经过交织后的外信息序列， 表示第二个信道译码器送来的经过解交织后的外信息序列，则传统译码器的译码过程主要包括以下步骤(1)接收序列r(k)与信道可靠性度量 相乘，得到量化的接收序列；(2)对接收序列进行串并变换解复用，得到三个并行的子序列Ax(k)、Ay1(k)和Ay2(k)，其中Ax(k)、Ay1(k)和Ay2(k)分别表示Turbo(涡轮)码的系统编码序列、第一路校验编码序列和第二路校验码编码序列；(3)将系统编码序列Ax(k)和第一路校验序列Ay1(k)送入译码器1，将系统编码序列经过交织后的序列Axp(k)和第二路校验序列Ay2(k)送入译码器2；(4)译码器1得到系统编码序列Ax(k)、第一路校验序列Ay1(k)和译码器2送来的经过解交织后的外信息序列 ，开始进行信道译码处理；(5)译码器1输出的似然比序列分别减去 和Ax(k)后，得到译码器1的外信息序列 (6)译码器2得到上述步骤(5)的外信息序列 、交织后的系统编码序列Axp(k)和第二路校验码序列Ay2(k)后，开始进行信道译码处理；(7)译码器2输出的似然比序列分别减去译码器1的外信息序列 和交织后的系统编码序列Axp(k)后，得到译码器2的外信息序列，经过解交织后，将 送入译码器1；(8)顺序执行步骤(3)-(7)各一次，称为一次迭代；重复执行步骤(3)-(7)，即经过多次迭代循环后译码停止；第一次迭代时的初始化条件是译码器1、2的外信息序列 均为0；(9)译码停止后，译码器2输出的似然比序列送入解交织器，经过解交织处理后的序列再送入判决器，最终得到译码输出序列。由于传统的涡轮(Turbo)码译码器采用全序列串行译码结构，需要将接收序列完全存储后才能开始译码，并且两个译码器之间要对外信息进行的交织和解交织操作，也需要将外信息序列完全存储才能进行，因此传统的Turbo码译码器需要巨大的存储量。例如，设Turbo码数据帧长N＝5000，编码速率R＝1/3，对接收序列采用6比特量化，对外信息序列采用10比特量化，则译码器所需的存储量至少为3N×6+2N×10＝1.9×105比特！如此巨大的存储量严重地限制了Turbo(涡轮)码译码器的推广应用；并且，由于外信息在两个译码器之间串行传递，纠错能力在两个译码器之间分配不平衡，这样会导致整体纠错性能受到一定限制。因此，业内人士都在探求如何解决这个问题。本专利技术的另一目的是提供一种并行滑动窗涡轮(Turbo)码译码器的实现方法。本专利技术的并行滑动窗涡轮(Turbo)码译码器是这样实现的一种并行滑动窗涡轮(Turbo)码泽码器，包括有由两个信道译码器、两个交织器、两个解交织器、解复用电路和判决器组成的涡轮(Turbo)码译码器；其特征在于所述的两个信道译码器是采用并行结构设置在解复用电路的输出端，用于同时对解复用电路输出的第一路校验序列 、系统编码序列Axk和第二个信道译码器送来的经过解交织后的外信息序列 以及第二路校验码序列 、交织后的系统编码序列 和第一个信道译码器送来的经过交织后的外信息序列 分别进行滑动窗译码处理；所述的两个信道译码器内部分别设置有一个前向度量计算单元、两个反向度量计算单元以及一个似然比计算单元。所述的两个信道译码器所采用的滑动窗译码算法是应用Log-Map(对数最大后验概率译码)计算方法，或是应用SOVA(软输出维特比译码)计算方法。所述的信道译码器可以多于两个，即并行滑动窗涡轮(Turbo)码译码器可以有三个或三个以上的信道译码器，且这些译码器均采用并行结构设置在解复用电路的输出端。所述的并行滑动窗涡轮(Turbo)码译码器是用现场可编程门阵列FPGA(Field Programmable Gate Array)集成电路芯片实现的，也可用专用集成电路ASIC(Application Specific Integrated Circuit)芯片制成。本专利技术的并行滑动窗涡轮(Turbo)码译码器的实现方法是这样的该实现方法至少包括如下步骤(1)将量化接收序列rk(其中离散时间标记k＝1，2，.......)与信道可靠性度量 (其中ES编码表示符号能量，NO是单边功率谱密度)进行相乘处理，得到接收序列；(2)对接收序列进行串并变换解复用，得到三个并行的子序列Axk、 和 ，该三个子序列止Axk、 和 分别表示涡轮(Turbo)码的系统编码序列、第一路校验编码序列和第二路校验码编码序列；(3)分别将系统编码序列Axk和第一路校验序列 送入第一个信道译码器，以及将系统编码序列经过交织后的序列 和第二路校验序列 送入第二个信道译码器；(4)第一个信道译码器在得到系统编码序列Axk、第一路校验序列 和第二个信道译码器送来的经过解交织后的外信息序列 之后，开始进行滑动窗译码处理；(5)对第一个信道译码器输出的似然比序列分别减去第二个信道译码器送来的经过解交织后的外信息序列 和系统编码序列Axk之后，再送入交织器进行交织处理，得到第一个信道译码器第n-1次迭代输出的外信息序列 (其中译码的迭代次数n＝1，2，..．，M，M为最大迭代译码次数)，并送入第二个信道译码器；(6)该步骤与步骤(4)的操作同时进行第二个信道译码器在得到交织后的系统编码序列 、第二路校验码序列 和第一个信道译码器送来的经过交织后的外信息序列 后，开始进行滑动窗译码处理；(7)该步骤与步骤(5)的操作同时进行对第二个信道译码器输出的似然比序列分别减去第一个信道译码器送来的经过交织后的外信息序列 和交织后的系统编码序列 之后，再送入解交织器进行解交织处理，得到第二个信道译码器第n-1次迭代输出的外信息序列 (式中译码的迭代次数n＝1，2，...，M，M为最大迭代译码次数)，并送入第一个信道译码器；(8)同时并行顺序执行上述步骤(4)-(5)和步骤(6)-(7)各一次，称为一次迭代；重复并行执行步骤(4)-(5)和步骤(6)-(7)，即多次迭代后译码停止；第一次迭代时的初始化条件是第一个信道译码器和第二个信道译码器的外信息序列 均为0；(9)经过上述多次迭代，第一个信道译码器输出的似然比序列为 ，第二个信道译码器输出的似然比序列经过解交织后为序列 ，接着对该两本文档来自技高网...

【技术保护点】
一种并行滑动窗涡轮（Ｔｕｒｂｏ）码译码器，包括有：由两个信道译码器、两个交织器、两个解交织器、解复用电路和判决器组成的涡轮（Ｔｕｒｂｏ）码译码器；其特征在于：所述的两个信道译码器是采用并行结构设置在解复用电路的输出端，用于同时对解复用电路输出的第一路校验序列Ａｙ↓［ｋ］↑［１］、系统编码序列Ａｘ↓［ｋ］和第二个信道译码器送来的经过解交织后的外信息序列ζ↓［ｋ］↑［２，ｎ－１］以及第二路校验码序列Ａｙ↓［ｋ］↑［２］、交织后的系统编码序列Ａｘ↓［ｋ］↑［ｐ］和第一个信道译码器送来的经过交织后的外信息序列ζ↓［ｋ］↑［１，ｎ－１］分别进行滑动窗译码处理；所述的两个信道译码器内部分别设置有一个前向度量计算单元、两个反向度量计算单元以及一个似然比计算单元。

【技术特征摘要】
【国外来华专利技术】

【专利技术属性】
技术研发人员：牛凯，吴伟陵，
申请(专利权)人：北京邮电大学，
类型：发明
国别省市：11[中国|北京]