时间连续的∑/△模数转换器制造技术

用于将模拟输入信号转换成数字输出信号（Ｄ）的时间连续Σ／Δ模数转换器，包括至少一个模拟滤波器，用于滤波出现在模拟滤波器（３）信号输入（２）的模拟信号，被时钟信号（ＣＬＫ）定时的量化器（１２），为了生成数字信号（Ｄ），量化模拟滤波器（３）输出滤波的模拟信号，以及至少一个基准电容器（２８），能够被电流源（３１）连续充电到基准电压（Ｖ↓［ＲＥＦ］），用于移动恒量电荷（Ｑ）到模拟滤波器（３）或从模拟滤波器（３）抽取恒量电荷（Ｑ），这样在模拟滤波器（３）不会发生电压突变。

【技术实现步骤摘要】

本专利技术涉及一种时间连续的∑/Δ模数转换器，用于将模拟输入信号转换成数字输出信号。
技术介绍
图1示出了一种现有技术的时间连续∑/Δ模数转换器。传统的∑/Δ模数转换器首先将∑/Δ脉冲密度调制器中的模拟输入信号转换成通常具有一位分辨率的高频率串行位序列。也就是转换成高频粗量化的取样值。调制器输出信号通过随后的数字低通滤波器转换成有基本的低取样速率的高分辨率并行字。通过过采样，量化噪声的能量均匀分布在宽频带上。∑/Δ模数转换器(∑ΔADC)包括两个主要组成部分，具体地是一个∑/Δ调制器和一个数字滤波器。首先，执行低分辨率模数转换，例如一位分辨率。通过数字滤波器后，量化噪声随后显著的减少。图1示出的现有技术的∑/Δ调制器具有反馈回路，该反馈回路包括减法器、积分器、粗量化器或者比较器以及在反馈支路上的数模转换器。量化器包括具有低分辨率高取样速率的模数转换器(ADC)，它提供数字输出信号。反馈支路上的数模转换器(DAC)从数字输出信号序列产生量化的模拟信号或近似信号，并在减法器中从模拟输入信号减去该信号。在一种简单的电路中，数字化和量化仅仅用一位分辨率完成。量化器通过简单施密特触发器或模拟比较器来实现。在反馈回路近似信号同模拟输入信号进行比较，比较的差以积分的方式馈送到量化器。控制回路将近似电压的算术平均值修正为输入电压的平均值。图2示出了现有技术的∑/Δ调制器，该调制器是简单设计的电路。该示例中的积分器是以运算放大器实现的，它的输出通过电容器反馈到运算放大器的反相信号输入。积分放大器的输出规定了阈值比较器输入的积分信号，阈值比较器提供一位分辨率的数字输出信号。数字输出信号通过反相器和电阻R反馈到求和节点，该节点连接到运算放大器的反相输入端。实现∑/Δ模数转换器的主要困难是生成模拟反馈信号反馈到积分器。数模转换器DAC输出的模拟反馈信号要尽可能精确的映射数字输出信号。在现有技术的传统∑/Δ调制器中，如图1和图2所示，数字输出信号的逻辑高数据位(HIGH)做为第一基准电压(例如VREF1＝1伏特)应用到运算放大器的反相信号输入。数字信号的逻辑低信号(LOW)做为第二基准电压(例如VREF2＝0伏特)反馈到运算放大器的反向信号输入端。图3示出了相应于输出信号的不同位序列反馈到积分器I信号输入的两个近似信号。对于图3示出的反馈信号，第一数据位序列“0101”和第二数据位序列“0110”做为NRZ(不归零)数据信号反馈到积分器I。如从图3a和3b的比较中可以看出，对应于电荷Q馈送到积分器I或者从积分器I提取电荷Q的两个反馈信号的电压积分值对两种不同数据位序列是不同的。尽管为了确定模数转换器ADC的完全线性，它们理想上是应该相等的。如图4a、4b中所示，为了增加线性，近似信号做为RZ信号(归零)反馈。如从图4a、4b中所看到的，相当于电荷Q位移至积分器I或从积分器I移走电荷Q的电压积分值，对于两个数据位序列是一样的。所以通过同如图3a、3b所示出的近似信号的反馈比较，模数转换器的线性显著的改进了。图4a、4b示出的近似信号的缺点是，它们对于时钟信号(CLK)的时钟抖动特别地敏感。其原因是在根据图4的RZ近似信号的情况下，通过与图3a、3b所示的NRZ近似信号的比较，减少了信号脉冲长度，所以信号边缘的时钟抖动对已位移的电荷Q或者电压积分值有很强的影响。如图5所示，为了减少涉及到时钟抖动时，时间连续∑/Δ模数转换器的敏感性，需要在∑/Δ调制器的反馈支路上使用更强的可切换电容器。开关S被时钟信号CLK驱动，可交替的切换基准电容器CREF到基准电压(接地)和到运算放大器的反相信号输入端。比较器输出通过控制逻辑连接到反相器INV，通过基准电阻RREF连接到基准电容器CREF。基准电容器CREF在第一时钟期间用对应的数字输出信号预先充电。当开关S切换基准电容器CREF到运算放大器的反向输入时，在第二个时钟期间转移电荷包Q＝C·ΔU到积分器。包含恒量电荷Q的电荷包在第二时钟期间位移，电荷位移方向取决于反相器是否从控制逻辑接收到一下降或上升信号沿。电容器CREF的再充电在一个指数衰减信号沿实现，其时间常数τ＝RREF×CREF。因为下降信号脉冲形状，当时钟抖动发生时，在时钟周期T移动的电荷Q改变的非常轻微。因此，当时钟抖动发生时，如图5的时间连续∑/Δ模数转换器的线性对时钟抖动的敏感要比图1和图2中示出的模数转换器小。图6示出了现有技术另一个∑/Δ调制器，它在反馈支路利用了可切换电容器。两个开关S2、S2被切换控制逻辑驱动，作为比较器的数字输出信号的函数。在数字输出信号D的第一逻辑状态(D＝1)，两个开关S1、S2同相的切换，也就是说两个开关S1、S2在同一时刻切换基准电容器CREF到地(GND)，在下一个时钟期间，一方面到运算放大器的反向信号输入端，以及到基准电压源。该基准电压源提供基准电压VREF。在第一时钟期间，当两个开关S1、S2在左侧位置，基准电容器CREF放电。在第二时钟期间，电荷Q＝CREF×ΔU＝CREF×(Vref-VGND)位移到积分器I。如果比较器输出一个低逻辑值输出数据比特D(D＝0)，两个开关S1、S2并联或者反相操作。在第一时钟相位开关S1连接基准电容器CREF到地(GND)，开关S2连接基准电容器CREF到电压源，因此基准电容器CREF充电。随后，在第二时钟期间，开关S1连接基准电容器CREF到积分器I，开关S2连接基准电容器CREF到地(GND)，因此，充电的电容器CREF通过开关S2放电，从积分器I的输入抽取电荷Q＝C×ΔU。如果比较器的逻辑输出数据比特D是逻辑高(D＝1)，电荷包Q在一个时钟周期T从开关S1、S2的同相切换状态输出到积分器I。反之亦然，如果开关S1、S2在反相操作，数据比特D是一个逻辑低(D＝0)，在一个时钟周期T从积分器I抽取电荷包Q。依据现有技术的的∑/Δ调制器，如图5、图6所示出的，的确显著地减少了对时钟抖动的敏感。但是它的一个重要的缺点是在积分器5的信号输入会发生相当大的电压突变Δu，结果，根据如图5、6所示的现有技术的∑/Δ调制器需要运算特别快的运算放大器，然而这样的运算放大器需要很高的馈电电流。
技术实现思路
本专利技术的目的是提供一种时间连续∑/Δ模数转换器，用来将模拟输入信号转换成数字输出信号，该数字输出信号在时钟信号CLK中对时钟抖动不敏感，同时只需要低的馈电电流。本专利技术的目的是通过具有专利权利要求书中规定的特征的时间连续∑/Δ模数转换器实现。本专利技术提供一种时间连续∑/Δ模数转换器，用于将模拟输入信号转换成数字输出信号。包括至少一个模拟滤波器，用于滤波存在于模拟滤波器输入信号中的模拟输入信号；被时钟信号定时的量化器，为了产生数字输出信号(D)，量化滤波器输出的滤波的模拟信号；至少一个基准电容器(CREF)，可以被电流源连续再充电到基准电压(VREF)，电流源用于移动恒量电荷(Q)到模拟滤波器的信号输入或从模拟滤波器的信号输入移出恒量电荷(Q)。这样在模拟滤波器的信号输入就不会发生电压突变了。模拟滤波器的一个输入级优选地是一个积分器。根据本专利技术的时间连续∑/Δ模数转换器优选实施例中，恒量电荷(Q)移动到模拟滤波器的信号输入或从模拟滤波器的信号输入移出是作为量化器本文档来自技高网...

【技术保护点】
一种用于将模拟输入信号转换成数字输出信号（Ｄ）的时间连续Σ／Δ模数转换器，包括：（ａ）至少一个模拟滤波器（３），用于滤波出现在模拟滤波器（３）信号输入（２）的模拟输入信号；（ｂ）被时钟信号（ＣＬＫ）定时的量化器（１２），量化 模拟滤波器（３）输出的滤波的模拟信号，用于产生数字输出信号（Ｄ）；以及（ｃ）至少一个基准电容器（２８），通过电流源（３１）连续充电到基准电压值（Ｖ↓［ＲＥＦ］），用于位移恒量电荷（Ｑ）到模拟滤波器（３）或从模拟滤波器（３）位移出恒量 电荷（Ｑ），这样在模拟滤波器（３）不会发生电压突变。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：迪特尔德拉克塞尔迈尔，
申请(专利权)人：印芬龙科技股份有限公司，
类型：发明
国别省市：DE[德国]