光电信号转换器及其模拟数字转换电路制造技术

一种光电信号转换器及其模拟数字转换电路，该光电信号转换电路包括一检测模块、第一Ｐ型金氧半晶体管、第一Ｎ型金氧半晶体管、第一开关单元以及一输出模块。第一Ｐ型金氧半晶体管与第一Ｎ型金氧半晶体管构成一反相器结构。第一开关单元配置在此反相器结构的输入端与输出端之间，并依照第一控制信号来决定是否导通。输出模块耦接于反相器的输出端，以计数输入电压信号大于参考电压信号的时间，并产生一数字数据。本发明专利技术可降低临界电压漂移对比较器所产生的影响。

【技术实现步骤摘要】

本专利技术是有关于一种模拟数字转换电路，且特别是有关于一种可转换光 电信号的模拟数字转换电路。
技术介绍
图1绘示为一种现有模拟数字转换电路架构的电路方块图。请参考图1，现有的模拟数字转换电路10可以包括两个比较器101和102、一个控制逻辑 单元103、 一个计数器104、 一个电容105、 一个电阻106、两个开关单元108 与107。开关单元107的一端可选择性地耦接输入电压Vh或参考电压Vref， 另一端则透过电阻106耦接至比较器101的负输入端。比较器101的正输入 端接地，而其输出端则透过电容105耦接至比较器101的负输入端。在电容 105的两端，还跨接开关单元108。当开关单元108导通时，电容105两端 为短路。接着，将比较器101的输出端耦接至比较器102的负输入端。比较器102 的正输入端接地，而其输出端耦接于控制逻辑单元103。由此，控制逻辑单 元103可以依据比较器102的输出与时钟脉冲信号CLK，来控制开关单元107将比较器101的负输入端是耦接至输入电压Vin或是参考电压V^，并且控制开关单元108是否导通。另外，控制逻辑单元103的输出耦接至计数器 104。由此，计数器104可以依据控制逻辑单元103的输出来计数时钟脉冲 信号CLK，并且产生一数字数据。一般来说，比较器101和102都是由多个晶体管所组成。然而，若是这 些晶体管是以低温多晶硅制造工艺所制造，则其临界电压会随着工作时间而 产生漂移。当比较器101和102的临界电压漂移时，就可能导致计数器104输出错误的数字数据。因此，为了要解决上述的问题，使得模拟数据转换成数字数据能够最佳 化。本专利技术提供一种可降低晶体管的临界电压漂移的模拟数字转换电路架 构。
技术实现思路
本专利技术的目的是提供一种模拟数字转换电路，其可以降低比较器中晶体 管的临界电压漂移，并使比较器具有较低的功率消耗。本专利技术的另一目的是提供一种包括模拟数字转换电路的光电信号转换 器，其可检测较大的光电流范围，并提供一个用于传感器检测的较高的动态 范围。本专利技术进一步提供一种模拟数字转换电路，包括一第一 P型金氧半导体(P-type Metal Oxide Semiconductor, PMOS)晶体管、 一第一 N型金氧半导 体(N-type Metal Oxide Semiconductor, NMOS)晶体管、一第一开关单元、 一输出模块、 一源极随耦器、 一电容、 一第二开关单元以及一第三开关单元。 第一 PMOS晶体管的第一端耦接第一偏压，第二端耦接第一 NMOS晶体管 的第一端，而栅极端可以选择耦接一输入电压信号或一参考电压信号。第一 NMOS晶体管的第一端与栅极端分别耦接第一 PMOS晶体管的第 二端与栅极端，以形成一反相器结构，使输入信号反相。此外，第一NMOS 晶体管的第二端接地。第一开关单元配置于第一 PMOS晶体管的第二端和栅极端之间，其第一 端与第一 PMOS晶体管的栅极端耦接，第二端与第一 PMOS晶体管的第二 源极极端耦接，而栅极端则接收一第一控制信号，并且依照第一控制信号来 决定第一开关单元是否导通。接着，在第一 NMOS晶体管的第一端耦接一输出模块，用来计数输入 电压信号大于参考电压信号的时间，而产生一数字信号。电容是配置在第一 PMOS晶体管的栅极端与源极随耦器的输出端之间， 而源极随耦器的输出端耦接此电容，输入端则透过第二开关单元与输入电压 信号耦接。此外，源极随耦器的输入端也透过第三开关单元与参考电压信号 耦接。第二开关单元的一端接收输入电压信号，另一端则与源极随耦器的输入 端耦接，并依据一第二控制信号来决定是否导通。第三开关单元的一端接收 参考电压信号，另一端则与源极随耦器的输入端耦接，并依据第一控制信号 来决定是否导通。第一控制信号与第二控制信号彼此反相。本专利技术另提供一种光电信号转换电路，包括一检测模块、第一 PMOS 晶体管、第一 NMOS晶体管、第一开关单元以及一输出模块。第一 PMOS 晶体管的第一端耦接第一偏压，而栅极端可选择耦接一参考电压或一检测模 块。检测模块可检测环境光强度而产生一输入电压信号，并由第一 PMOS 晶体管的栅极端接收。在本专利技术的一实施例中，第一NMOS晶体管的第二端接地，第一端与 栅极端分别耦接第一 PMOS晶体管的第二端与栅极端，以与第一 PMOS晶 体管构成一反相器结构，使输入信号反相。第一幵关单元配置在第一 PMOS 晶体管的第二端与栅极端之间，并且依据第一时钟脉冲信号决定是否导通。 尚有一输出模块，其耦接第一 NMOS晶体管的第一端，以计数输入电压信 号大于参考电压信号的时间，并产生一数字信号。本专利技术所提供的模拟数字转换电路中因为在由PMOS晶体管与NMOS 晶体管所组成的反相器结构中，配置了第一开关单元。此第一开关单元配置 于反相器的输入与输出端之间。当第一开关单元导通时，反相器的输入端与 输出端电位相等，在反相器的电气特性图上构成一条斜率45度的直线，其 并与反相器的电气特性曲线相交于固定一点。此点的电压值并不会因工作时 间长短而产生漂移现象。因此，可降低临界电压漂移对比较器所产生的影响。附图说明图1绘示为现有模拟数字转换电路架构的电路方块图。图2绘示为依照本专利技术一实施例的模拟数字转换电路的电路方块图。图3绘示为本专利技术一实施例的源极随耦器的电路架构图。 图4绘示为本专利技术一实施例的模拟数字转换电路中信号的时钟脉冲图。 图5绘示为本专利技术一实施例的反相器输入输出特性曲线图。主要组件符号说明 10:模拟数字转换电路 101、 102:比较器 103:控制逻辑单元 104:计数器 105:电容 106:电阻 107:开关单元 108:开关单元 CLK:时钟脉冲信号 Vin:输入电压vref:参考电压20:模拟数字转换电路 202:反相器 204、 222:电容206:输出模块 208:检测模块210、 226、 230: PMOS晶体管212、 220、 224、 228、 232、 234: NMOS晶体管214a:开关单元214b:开关单元 214c:开关单元 216:源极随耦器 218:光检测器236:或门 238: SR栓锁器 240: D型正反器 242:计数器 VCH:偏压Vcci:偏压 偏压 I1:检测电流 Vref:参考电压 Vn:输入电压 V。ut:节点电压 CLK:时钟脉冲信号REST:控制信号 XREST:控制信号 ASR:异步栓锁信号 Last:设定信号 GND:接地端 301: PMOS晶体管 303、 305: NMOS晶体管 Vb:临界电压 Vi:反相器输入电压V。反相器输出电压t0、 tl、 t2:时间点 V1:电压信号AT:异步栓锁信号在低准位所经过的时间 具体实施例方式为让本专利技术的上述和其它目的、特征和优点能更明显易懂，下文特举较 佳实施例，并配合附图，作详细说明如下。图2绘示为依照本专利技术一实施例的一种模拟数字转换电路20的电路方 块图。请参照图2，本专利技术所提供的模拟数字转换电路20，例如是光电信号 转换电路，其至少包括一反相器202、 一电容204、 一检测模块208以及一 输出模块206。反相器202的输入端透过电容204耦接至检测模本文档来自技高网...

【技术保护点】
一种模拟数字信号转换电路，其中所述电路包括：一第一Ｐ型金氧半导体晶体管，具有一第一端、一第二端与一栅极端，所述第一端耦接一第一偏压，所述栅极端则选择耦接一输入电压信号和一参考电压信号二者其中之一；一第一Ｎ型金氧半导体晶体管，具有一第一端、一第二端与一栅极端，所述第二端耦接一第二偏压，而所述第一端和栅极端分别耦接所述第一ＰＭＯＳ晶体管的第二端和栅极端；一第一开关单元，配置在所述第一ＰＭＯＳ晶体管的第二端和栅极端之间，并接收一第一控制信号；以及一输出模块，耦接所述第一ＮＭＯＳ晶体管的第一端。

【技术特征摘要】

【专利技术属性】
技术研发人员：曾泓玮，胡凌彰，吕世香，孙文堂，
申请(专利权)人：友达光电股份有限公司，
类型：发明
国别省市：71[中国|台湾]