本发明专利技术公开了一种延时电路，该延时电路包括延时线，该延时线包括第一延迟电路和下游连接的至少一个第二延迟电路。插值电路用于产生通过在延迟线中被延迟的连续信号而得到的中间信号。
【技术实现步骤摘要】
本专利技术涉及延时电路及时间数字转换器。技术背景在电子仪表和信号处理中，时间数字转换器(缩写为TDC )是 附图说明下面将参照附图通过示例性实施例来详细描述本专利技术，附图中图1示出了时间数字转换器的第一实施例；图2A示出了延时电路的第一实施例的一部分；图2B示出了延时电路的第二实施例的一部分；图3示出了延时电路的第三实施的一部分；图4示出了延时电i^各的第四实施的一部分；图5是示出根据图4的实施例的相对于基准信号的输出信号的 时序图；图6A示出了示出延迟信号从低电平到高电平的转变的第一信 号-时间示意图；图6B示出了示出延迟信号从低电平到高电平的转变的第二信 号-时间示意图；图7A和图7B示出了插值电^各的第一和第二实施例；图8示出了插值电^各的第三实施例；图9示出了插值电路的第四实施例；图10示出了插值电3各的第五实施例；图11示出了延时电^各的实施例；图12示出了具有时间数字转换器的锁相环；图13示出了时间数字转换器的实施例；图14示出了根据图13的时间数字转换器中的相对于时间的不 同信号；图15示出了时间数字转换器的第五实施例的一部分；以及 图16是示出用于时间数字转换器的方法的实施例的流程图。具体实施方式在以下的描述中，4皮露了本专利技术的其他方面和实施例。此外参 图。附图的实施例进行了详述以^是供对本专利技术的一个或多个方面的更好理解。这些实施例中的一些可以包括不同装置的通用元件。这 样的实施例将使不同的方面直观化，以加深对本专利技术的理解。本公 开不是旨在将本专利技术的特征或主要元件限于具体实施例。相反，本 领域的冲支术人员可以以不同的方式对所呈现的实施例中4皮露的不 同元件、方面和特征进行相互结合或替换，以实现本专利技术的一个或 多个优点。此外，本领域的技术人员可以使用变体或其他的装置来 实现要求保护的主题。因此，应该理解，在不背离本专利技术的范围的 情况下，可以^吏用其^也的实施例，并且可以进4亍结构上的或逻辑上 的改变。附图中的元件无需^皮此相对地成比例。为了i兌明的目的， 对元件的命名可以不同。当然，这些元件并不限于在此示出的实施 例。相同的参考标号对应于类似的部件。时间数字转换器是可以;故用于将两个事件之间的脉宽或时间 差转换成数字值的数字电路。该时间差可以通过两个信号相互比较 而得到。例如，如果两个信号都包括上升沿和下降沿，则可以测量 第一信号和第二信号的两个连续沿之间的差并将其转换成数字值。图13示出了时间数字转换器以及将被转换的信号cko的实施 例的图示。该转换器包括具有串联连接的多个单独信号延迟电路的 延时电路。该实施例中的这些单独信号延迟电路中的每一个均包括 反相器电路。这些反相器电路中的每一个都使信号cko延迟被称为 级延迟时间的特定时间量。这些反相器的级延迟时间取决于多种设 计具体参数，例如反相器中使用的晶体管栅极的尺寸。每个延迟电 路的输出端都连接至各自的锁存电路d,锁存电路根据基准信号ref 进行计时和采样。因此，这些锁存电路由基准信号ref触发，并且 对在延时电路中的每个反相器的输出端处的信号进行采样。输出值 s(O)到s(n)表示对应于信号cko的时钟沿相对于基准信号ref的连续 沿之间的时间差的凄t字4直的不同位。图14是示出了将被转换的信号cko随时间而变化的结果以及 对应于9位数字值s(0:8)的延迟采样信号d(l)至d(8)的结果。第一 延迟信号d(l)对应于第一信号cko并-皮延迟特定时间tD。时间tD由 根据图13的延时电路的第一延迟电路的级延迟时间给定。当信号 cko通过延时电路的多个延迟电路时，对由每个反相器中的级延迟 时间to形成的总延迟进行累加。当由基准信号ref对延迟信号cko 进行采样时，响应于信号cko的脉宽， 一些锁存器包括逻辑高值， 而其他锁存器包括逻辑低电平。在该实例中，锁存器d(3)至d(6)包 括高值"1"，而其他锁存器d(l)、 d(2)和d(7)、 d(8)处于低电平"0"。 因此，数字9位值s(0:8)表示信号cko的脉宽。同样，也可以获得 将被测量的信号的连续沿和基准信号之间的时间差。然而，信号延迟电路的级延迟时间确定了关于基准信号的最大 分辨率。通过减少分级延迟，可以提高分辨率。然而，似乎存在着 由设计具体参数和技术限制所造成的如图13所示的反相器电路的 最小级延迟时间。为了在转换基于时间的信号时增加分辨率，图1示出了使用内 插技术的时间数字转换器的实施例。在此所示的时间数字转换器包 括具有第一延迟线A和第二延迟线B的延时电^各。在延迟线A和 B的每一个中，信号被传送通过多个延迟电路10a到10e,为了说 明的目的，只示出了这些延迟电3各中的一些。第一和第二延迟线A 和B中的两3各信号均/人输入端90处的单个信号sig得到。输入端 90连接至转换单元9，转换单元在端子93处提供第一延迟线上的 第一信号，以及在端子92处提供第二延迟线上的相对于第一信号 的反相信号。两路信号都由端子90处的信号sig得到。当然，转换 单元9本身也可以产生两^各互补的信号。例如，转换单元9可以包 括差分振荡器，该差分振荡器提供第一时钟信号，以及相对于第一 时钟信号被反相并且实质上与其同步的第二时钟信号。在该实施例中，转换单元以最小化互补信号92和93的时滞(skew)的方式来 实现。端子92上的反相信号可以相对于第一非反相信号同步，这形 成从低电平到高电平以及从高电平到低电平的基本相等的转变。为 此，转换电路9包括经由具有两个反相器电路的第一链连接至输入 端卯的输出端93，以及连接至具有三个反相器的第二链的第二输 出端92。所有的反相器都可以包括用于接收复位信号的复位端子 91。经由端子92连4妄至第二延迟线B的反相器链4吏输入端90处的 信号延迟特定延迟时间并将信号的电平反相。相对于施加在端90 处的信号sig,连接至用于延迟线A的端93的第一反相器链不对该 信号进行反相。然而，它也使该信号延迟。第一链的延迟时间被选 择为基本等于第二《连的延迟时间。这可以例如通过对两个链使用不 同的反相器参数和/或不同制造技术来实现。例如，与第二链的晶体 管的4册极相比，第 一反相器链的晶体管的栅极在尺寸上可以不同。 此外，4参杂材冲牛和/或浓度也可以不同。因此，连接至第二延迟线B的端子92处的信号被反相，但是 相对于连接至第一延迟线的端子93处的信号，其具有基本相同的 延迟。两个反相器链的反相器的延迟都可以在延迟电路10a到10e 的级延迟的范围内，但是还可以包括不同的值。此夕卜，每个链中的 反相器的凄t量可以不同。具有第一和第二延迟线A和B的延时电^各还包括闭合回^各， 在该闭合回路中，最后一个延迟电路10e的输出端子连接至转换电 ^各9和第一延迟电^各10a之间的各个节点100a、 100b。这些节点可 以包括多路复用器或其他耦合元件。计数器10f连接至这些延迟线 中之一，用于对延迟信号的全循环进行计数。由于反馈路径和通过 延迟线的反复转变，该实施例可以减少延迟链中的延迟元件的总数量。延迟线还可以包括串耳关连4妄而没有反々费的多个其他延迟元件。因此，在这样的实施例中，可以无需计数器10f。尽管此处仅示出了用于该实施例中的延时电路的五个延迟电路10a本文档来自技高网...
【技术保护点】
一种延时电路，包括： 第一延迟线，包括第一延迟电路和连接至其下游的至少一个第二延迟电路； 第二延迟线，包括第三延迟电路和连接至其下游的至少一个第四延迟电路；以及 至少一个第一插值电路，连接在所述第一延迟电路的输出端和所述第四延迟电路的输出端之间，并且被配置为提供通过在所述第一延迟线和所述第二延迟线中被延迟的信号得到的至少一个第一中间信号。
【技术特征摘要】
...
【专利技术属性】
技术研发人员：斯特凡亨茨勒，西格马尔克佩，多米尼克洛伦茨，
申请(专利权)人：英飞凌科技股份公司，
类型：发明
国别省市：DE[德国]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。