基于时钟借用频率控制的相位切换多模分频方法及分频器技术

本发明专利技术公开基于时钟借用频率控制的相位切换多模分频方法及分频器；方法将周期Ｔ↓［ｉｎ］射频信号生成相位选择延时时间ΔＴ↓［ｍｕｘ］＋触发计数延时时间Ｔ↓［ｄｉｖ］＋相位切换控制延时时间Ｔ↓［ｃｔｒ１］≤３Ｔ↓［ｉｎ］，设置相位切换控制单元及相位切换控制单元在高频分频器输出频率信号上升沿前的低电平时间段提前开始工作；使相位切换控制信号在高频分频器输出频率信号的上升沿后产生，完成时钟借用频率控制的相位切换型多模分频。分频器包括高频分频器、触发计数器和相位切换控制单元。本发明专利技术在射频输入信号频率增加时，在多模分频器输出信号一个周期连续相位切换、分频速度快、功耗低、工作稳定性高。用于无线收发机中的频率综合器、时钟产生和恢复电路。

【技术实现步骤摘要】

本专利技术属于半导体集成电路
，涉及相位选择型多模分频器。现有技术在锁相环型频率综合器中，多模分频器(multi-modulus divider)将 压控振荡器(Voltage Control Osillator)输出的射频本地振荡信号进行分 频，分频后的信号与从稳定的晶体振荡器来的信号在鉴频鉴相器(Phase Frequency Detector)中进行相位的比较，比较后的结果反映了两个信号 之间的相位差，并给出了频率差方面的信息，这个结果由环路滤波器 (Loop Filter)进行低通滤波后，用来调解压控振荡器的振荡频率，以 实现环路锁定。多模预分频器是锁相环型频率综合器中直接工作在射频频率的高 频模±央，它对压控振荡器的输出信号进行分频，分频比可以为N、 N-l、 N-2........ N-M，具体分频比根据需要选取。为了实现低功耗设计，采用相位切换技术 ( J.craninckx and M.S丄Steyaert,"A 1.75-GHz/3-V Dual-Modulus Divide-by-128/129 Prescaler in 0.7um CMOS", IEEE Journal of Solid-State Circuits, July 1996)实现的异步分频器电路，能够在最大程度上减少工作在高频下的 电路单元个数，用这种技术实现的多模分频器电路结构如图l所示。多 模分频器由三部分组成4/3分频的高频分频器(4/3 Divider)、触发计 数器(/N Counter)和相位切换控制逻辑(Phase-switch control)。各部分主要 功能是:4/3 Divider根据相位切换控制信号C来选择对射频输入信号进 行4分频或者3分频，得到高频分频器的输出频率信号F4。异步计数 器对频率信号F4再进行/N分频得到整个多模分频器的输出频率信号Fout，频率信号Fout和外部输入的Mode Select信号经过相位切换控制 逻辑产生相位切换控制信号C。4/3 Divider由两级触发器和4选1相位选择(MUX4-1)单元构成， 两级触发器对输入的射频信号Fin进行四分频，可以得到四个相互正交 的相位信号Pl、 P2、 P3、 P4，在时间上，这四个信号每一个都落后于 另一个信号一个射频信号Fin周期Tin。在多模分频器输出频率信号Fout 的一个周期内的某一个时刻，如果我们通过相位切换控制逻辑将F4按 (P4—P3或P3—P2或P2—P1或Pl—P4)的顺序从一个信号 切换到另一个信号，分频器的分频比就会减少l;如果在一个Fout周期 内相位切换控制逻辑使F4按此顺序切换M次，则分频器的分频比就会 减少M，从而实现了多模分频操作。相位切换控制环路的延时需要精确的控制，以确保在一个Fout周 期内能够进行(......P4—P3—P2—P1—P4......)的连续切换，实现多模分频操作。相位切换控制环路包括4选1相位选择(MUX4-1)单 元，触发计数器和相位切换控制逻辑单元三个部分。控制两个相邻正交 相位信号进行切换的时序关系直接决定了整个控制环路的延时需求，图 2给出了从相位P2切换到Pl的时序图(K,Shu， E,Sanchez-Sinencio and J.Silva-Martinez， "A 2.1-GHz monolithic frequency synthesizer with robust phase switching prescaler and loop capacitance scaling", in Proc.IEEE Int. Symp. Circuits and Systems (ISCAS), vol. 4， Phoenix, AZ， May 2002, pp. 791-794)。图2中所用标号定义如下△Tmux:在不进行相位切换时，P2 F4经过MUX4-1单元的延时；△Tdiv : F4 F。ut经过触发计数器单元的延时； △Tetrl : F。ut— Ctrl经过相位切换控制单元的延时； △Tc—P1 : Ctrl的上升沿领先Pl下一个上升沿的时间； △TP1F4 :相位切换时，Pl — F4经过MUX4-1单元的延时； T3 : P2的上升沿到下一个P1上升沿的延时，T3等于3个输入射频 信号(Fin)周期TwTF4sw :相位进行切换时，F4的第一个信号周期；T。ut:进行相位切换时，分频器输出信号周期；从图2的延时时序关系，我们可以分析出，如果ATe—P1=3Tin -AT醒-ATdiv-ATctn大于4选l相位选择(MUX4-1)单元的延时，相位 P2可以顺利切换到Pl，两者在4选1相位选择单元处不会相互干扰。 如果满足这个条件，那么ATP1_F4=ATmux，并且IV4—^等于3倍的射频输 入信号周期Tin，否则TF4—^可能是3倍到4倍射频输入信号周期间的 任何值。
技术实现思路
为了解决现有的技术方案不能对高速输入信号Fin在多模分频器输 出信号Font的一个周期内进行连续的相位切换的问题，本专利技术的目的 是当射频输入信号Fin的频率增加时，能够在一个Fout周期内能够进行 (......P4—P3—P2—P1—P4......)的连续切换、实现多模分频操作、实现低功耗，为此，本专利技术提供一种基于时钟借用频率控制的相位切换 多模分频方法及分频器。为了实现本专利技术的目的，本专利技术第一方面提供的基于时钟借用频率 控制的相位切换型多模分频方法的技术方案如下步骤l:输入周期为Tin的射频信号Fin，使相位切换控制环路各部 分生成4选1相位选择延时时间ATmux、触发计数延时时间ATdiv和相位 切换控制延时时间ATctri;步骤2:在多模分频器输出频率信号Fout的一个周期内，使相位切换控制环路相位连续切换的条件采用如下形式2AT画+ATdiv + ATctrl ^ 3Tin步骤3:根据相位连续切换的条件，设置相位切换控制单元的电路结构，获得相位切换控制单元的延时时间AT^;步骤4:根据相位连续切换的条件，设置相位切换控制单元的电路结构，使相位切换控制单元在高频分频器输出频率信号F4上升沿前的 低电平时间段提前开始工作；步骤5:通过触发脉冲产生单元中的脉冲控制单元电路保证相位切 换控制信号Ci在高频分频器输出频率信号F4的上升沿后产生，完成时钟借用频率控制的相位切换型多模分频。对相位选择单元延时时间AT^x延时达到最小是通过优化逻辑电路 结构并配合相位切换控制单元实现。为了实现本专利技术的目的，本专利技术第二方面提供的基于时钟借用频率 控制的相位切换型多模分频器的技术方案如下一高频分频器，用于将输入频率信号和^生成高频分频器的输 出频率信号F4; —触发计数器，用于将高频分频器的输出频率信号F4生成分频信号Fm; —相位切换控制单元，用于将频率信号F4和分频信 号Fm生成相位切换控制信号Ci。根据本专利技术的实施例，所述高频分频器包括 第一分频触发器，用于将输入频率信号生成两路频率信号； 第二分频触发器，用于将两路频率信号生成四路相位信号；以及 相位选择单元，用于将四路相位信号生成高频分频器的输出频率信号。根据本专利技术的实施例，第一分本文档来自技高网...

【技术保护点】
一种基于时钟借用频率控制的相位切换型多模分频方法，其特征在于，分频步骤如下：步骤１：输入周期为Ｔ↓［ｉｎ］的射频信号Ｆｉｎ，使相位切换控制环路各部分生成４选１相位选择延时时间ΔＴ↓［ｍｕｘ］、触发计数延时时间ΔＴ↓［ｄｉｖ］和相位切换控制延时时间ΔＴ↓［ｃｔｒｌ］；步骤２：在多模分频器输出频率信号Ｆｏｕｔ的一个周期内，使相位切换控制环路相位连续切换的条件采用如下形式：２ΔＴ↓［ｍｕｘ］＋ΔＴ↓［ｄｉｖ］＋ΔＴ↓［ｃｔｒｌ］≤３Ｔ↓［ｉｎ］步骤３：根据相位连续切换的条件，设置相位切换控制单元的电路结构，获得相位切换控制单元的延时时间ΔＴ↓［ｃｔｒｌ］；步骤４：根据相位连续切换的条件，设置相位切换控制单元的电路结构，使相位切换控制单元在高频分频器输出频率信号Ｆ４上升沿前的低电平时间段提前开始工作；步骤５：通过触发脉冲产生单元中的脉冲控制单元电路保证相位切换控制信号Ｃｉ在高频分频器输出频率信号Ｆ４的上升沿后产生，完成时钟借用频率控制的相位切换型多模分频。

【技术特征摘要】

【专利技术属性】
技术研发人员：杨海钢，袁泉，
申请(专利权)人：中国科学院电子学研究所，
类型：发明
国别省市：11[中国|北京]