电平转换器制造技术

本发明专利技术乃与一种电平转换器（１０１ａ、１０１ｂ）有关，该电平转换器乃用于将包括一第一电压电平（Ｖｉｎｔ）并被供应至该电平转换器的一信号（ｉｎ）转换成为包括不同于该第一电压电平（Ｖｉｎｔ）之一第二电压电平（Ｖｓｕｐｐｌｙ）的一信号（Ｏｕｔ），其中，该电平转换器（１０１ａ、１０１ｂ）乃包括一放大器装置（１０２），且其特征在于，为了补偿包含在该信号（ｉｎ）中的失真，该电平转换器（１０１ａ、１０１ｂ）也会额外地被供应一获自于该信号（ｉｎ）且通过一延迟装置（１０３ｃ）所延迟的信号。

【技术实现步骤摘要】

本专利技术系相关于根据权利要求1所述之一种电平转换器。
技术介绍
藉由半导体装置，特别是，藉由存储装置，例如，DRAMs(DRAM＝dynamic random access memory(动态随机存取存储器)或dynamicread-write memory(动态读写存储器))，在装置内部中所使用的一电压电平系可以不同于在装置外部所使用的一外部电压电平。特别地是，该内部使用之电压电平系可以小于该外部电压电平，举例而言，该内部使用之电压电平可以是1.8V，而同时，该外部使用电压电平可以是2.5V。如此之理由是，举例而言，该外部电压供应系会承受相对而言较强的波动，以及因此，为了该装置可以在没有错误的情况下操作，系必须藉由一电压调整器而被转换成为(承受相对而言较小的波动，以及被调整为，特别是，固定数值之)一内部电压。藉由所述电压调整器的使用，系会发生电压的一损失，而其系可能造成在该装置内部中所使用之该电压电平小于该外部电压电平。相较于该外部所使用之电压电平而受到降低的一内部电压电平，其系具有在该半导体装置中降低功率消耗的优点。若是在该装置内部中所使用之一电压电平系低于外部使用者时，在该装置内部所产生的信号系必须在被输出到外部之前，先藉由所谓的电平转换器而被转换成为相对应较高电平的信号。如此的电平转换器系可以，举例而言，包括具有交叉耦接p或n沟道场效晶体管的一放大器电路。藉由该放大器电路，在该装置中所产生之内部、低电平信号系可以藉由某些延迟时间而被转换成为相对应较高电平的信号。然而，伴随着一内部信号之一正缘(positive edge)而发生的延迟时间系不同于伴随着一内部信号之一负缘(negative edge)而发生的延迟时间，如此的结果是，该放大器电路所输出的所述较高电平信号系遭受失真。而为了补偿此结果，该放大器电路所输出的所述信号系可以被供应至包括复数个，例如，两个，串联连接之反相器的的一驱动级(driverstage)。所述反相器系加以设计为可以达成对于包含在该放大器电路所输出之所述信号中的所述失真的一补偿。然而，该驱动级并不会造成一相对而言较高的、额外的信号延迟，再者，一般而言，前面所提及之信号失真系可以由于，举例而言，温度波动所造成之该电平转换器装置之特征的改变，而仅受到藉由上述型态之一电平转换器之不完全地补偿。
技术实现思路
本专利技术的一目的系在于提供一新颖的电平转换器。此目的以及更进一步的目的系藉由权利要求1之主题而加以达成。本专利技术之较具优势地更进一步发展系表明于附属权利要求之中。依照本专利技术一基本想法，一种电平转换器系加以提中，以用于将包括一第一电压电平(Vint)并被供应至该电平转换器的一信号(in)，转换成为包括不同于该第一电压电平(Vint)之一第二电压电平(Vsupply)的一信号(Out)，其中，该电平转换器系包括一放大器装置，且其特征系在于，为了补偿包含在该信号(in)中的失真，该电平转换器系会额外地亦被供应以获得自该信号(in)并且藉由一延迟装置而加以延迟的一信号。在一特别具有优势地方式中，为了产生包括该第二电压电平(Vsupply)的该信号(Out)，除了该放大器装置的一第一输出信号(B)之外，系亦额外地使用与其不同的一第二放大器装置输出信号(A)。较佳地是，一第一传输栅极系藉由该第一放大器装置输出信号(B)，及/或自其所衍生的一信号而加以触发，以及一第二传输栅极系藉由该第二放大器装置输出信号(A)及/或自其所衍生的一信号而加以触发。藉由如此的一电平转换器，则其系可以达成，举例而言，已经包含于被供应至该电平转换器之该信号(in)中、及/或由该放大器电路所造成，的所述失真可以几乎完整地加以补偿。附图说明接下来，本专利技术将藉由一实施例以及所揭示的附图而进行更详尽的解释。该附图系显示第1图其系显示根据已知技术之一电平转换器之一电路配置的一示意代表图；第2A图其系显示根据本专利技术之一实施例的一电平转换器，其电路配置之一第一部份的一示意代表图；第2B图其系显示根据本专利技术之一实施例的一电平转换器，其电路配置之一再一部份的一示意代表图；第2C图其系显示根据本专利技术之一实施例的一电平转换器，其电路配置之一第三部份的一示意代表图；第3A图其系显示包含在第2A图、第2B图、第2C图所举例说明的该电平转换器中之放大器电路的输入以及输出信号，以及具有所述输入信号之一第一、示范性特征之该电平转换器之加强输出信号，的时间特征的一示意代表图；以及第3B图其系显示包含在第2A图、第2B图、第2C图所举例说明的该电平转换器中之放大器电路的输入以及输出信号，以及具有所述输入信号之一第二、示范性特征之该电平转换器之加强输出信号，的时间特征的一示意代表图。具体实施例方式第1图系显示依照已知技术之一电平转换器1的一电路配置的一示意代表图。该电平转换器1系被并入一DDR存储装置之中，也就是，举例而言，基于CMOS技术，其系用以将该存储装置中所使用的一内部电压电平(Vint)转换成为在该存储装置外所使用的一外部电压电平(Vsupply)，其中，该内部使用之电压电平(Vint)系较该外部使用之电压电平(Vsupply)为小，该内部使用之电压电平(Vint)系，举例而言，为1.8V，而该外部使用电压电平(Vsupply)，举例而言，则为2.5V。正如在第1图中所举例说明的，该电平转换器系包括一放大器电路2，以及一驱动级8，而该驱动级8系具有一第一以及一第二反相器3a、3b(以及，或者，具有更多个未显示的反相器)。该放大器电路2系包括四个交叉耦接的晶体管，亦即，一第一以及一第二p沟道场效晶体管4a、4b(在此两个p沟道MOSFETs 4a，4b)以及一第一以及一第二n沟道场效晶体管5a、5b(在此两个n沟道MOSFETs 5a，5b)。该第一n沟道场效晶体管5a的源极系被连接至接地(Gnd)，相对应地，该第二n沟道场效晶体管5b的该源极系亦被连接至接地(Gnd)。再者，该第一n沟道场效晶体管5a的栅极系与该放大器电路2之一第一输入端6a相连接，以及该第二n沟道场效晶体管5b的栅极系与该放大器电路2之一第二输入端6b相连接。该第一n沟道场效晶体管5a的漏极、该第二p沟道场效晶体管4b的栅极、以及该第一p沟道场效晶体管4a的漏极系连接至该放大器电路2的一第一输出端7a，相对应地，一第二放大器电路输出端7b系被连接至该第二n沟道场效晶体管5b的漏极、该第一p沟道场效晶体管4a的栅极、以及该第二p沟道场效晶体管4b的漏极。该第一以及该第二p沟道场效晶体管4a、4b的源极系被连接至该供应电压，而此供应电压，正如在之前已经解释过的，相较于该内部使用之电压，系具有一相对而言较高的电压电平(Vsupply)。在该放大器电路2之该第一输入端6a处，系施加以该DRAM存储装置的一第一内部信号(in)，以及在该放大器电路2之该第二输入端6b处，则是施加一第二装置内部信号(bin)。该第一以及第二内部信号(分别为in或bin)系可以分别为彼此互补、或是实质上互补。在理想的例子中，该第一或第二内部信号(分别为in或bin)的“逻辑高”状态系应该实质上为与其“逻辑低”状态相等的持续时间，而所述内部信号(分别为in或bin)正如在之前已经解释过的，相较于本文档来自技高网...

【技术保护点】
一种电平转换器（１０１ａ、１０１ｂ），其用于将包括一第一电压电平（Ｖｉｎｔ）并被供应至该电平转换器的一信号（ｉｎ）转换成为包括不同于该第一电压电平（Ｖｉｎｔ）之一第二电压电平（Ｖｓｕｐｐｌｙ）的一信号（Ｏｕｔ），其中，该电平转换器（１０１ａ、１０１ｂ）乃包括一放大器装置（１０２），且其特征在于，为了补偿包含在该信号（ｉｎ）中的失真，该电平转换器（１０１ａ、１０１ｂ）也会额外地被供应一获自于该信号（ｉｎ）且通过一延迟装置（１０３ｃ）所延迟的信号。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：R拉贾斯舍克哈，A明佐尼，
申请(专利权)人：因芬尼昂技术股份公司，
类型：发明
国别省市：DE[德国]