电压电平转换器制造技术

披露了一种电压电平转换器，其包含一上拉电路、一路径切割电路、一压降电路及一下拉电路，并用以将一输入电压转换成一不同电平的输出电压。由于该压降电路的存在，该下拉电路的晶体管所接收的电压较低，故得以薄栅极晶体管为之，有助于晶体管切换速度的改善。此外，由于该路径切割电路在该输入电压转换电平时将该上拉电路与该下拉电路隔离，该上拉及下拉电路的竞争现象不再出现，故该输出电压的噪声及抖动现象得以降低。

【技术实现步骤摘要】

本专利技术涉及一种电压电平转换器，特别是涉及一种能降低输出端的噪声及抖动(jitter)现象的电压电平转换器。
技术介绍
以现代集成电路系统而言，其核心逻辑单元及输入/输出单元通常使用两种不同的供应电压。以0.13μm工艺为例，核心逻辑单元通常被供以1.2伏特的电压，而输入/输出单元则通常被供以3.3伏特的电压。由于操作电压的不同，核心逻辑单元与输入/输单元之间需设以一转换电路，以使1.2伏特电压能转换成3.3伏特，此一转换电路一般称作「电压电平转换器」。图1所示为一种传统电压电平转换器10，其包含PMOS晶体管PG1及PG2、NMOS晶体管NG1及NG2与一反相器INV，其中所述PMOS晶体管PG1及PG2称作上拉晶体管，所述NMOS晶体管NG1及NG2则称为下拉晶体管。现令供应电压VccH为3.3伏特，而输入端I的输入电压为一介于0至1.2伏特间的矩形波。当输入电压Vin由低电平的0伏特变换至高电平的1.2伏特时，NMOS晶体管NG1被导通，且PMOS晶体管PG2的栅极变为低电平而使PMOS PG2导通，故输出端0的输出为一高电平的3.3伏特电压。因此，电压电平转换器将1.2伏特的输入电压Vin转换为3.3伏特的输出电压Vout。然而，由于0伏特不能瞬间转换至1.2伏特，因此转换期间所经过的较低输入电压Vin可能无法使各PMOS晶体管PG1及PG2与NMOS晶体管NG1及NG2达到实际开关动作，因只有其栅极被充电至临界电压(约0.8伏特)以上方能达开关结果。另外，PMOS晶体管PG2及NMOS晶体管NG2在分别趋向于导通及截止与分别趋向于截止及导通的过程中对于输出电压Vout的上拉及下拉有互相竞争的现象，因此输出电压Vout在转变成低电平时速度较慢，波形亦因此失真。如图2的输入电压Vin及输出电压Vout波形所示，输入电压Vin在由低电平转换至高电平时，输出电压Vout于一延迟时间Tr后才拉升至高电平；且输入电压Vin在转换至低电平时，输出电压Vout于一延迟时间Tf后才降至低电平。因此，输出波相较于输入波存有失真情形。当输入的Vin产生噪声而无法很准确维持为一定值时，此一因互相竞争而产生的失真不随之改变，最后使输出的转换时间漂移，这一般称作「抖动」现象，一般皆希望将之降低以获得与输入波相同的输出波。另外，当输入波存在噪声时，电压电平转换器的各晶体管的开关情形与无噪声时不尽相同，故输出波会随时间变动，且此变动亦是一般希望加以降低的。此外，由于NMOS晶体管NG1，NG2所承受的最高电压约为2.5伏特，因此其栅极需制作得较厚，故其临界电压亦较高。此时，较低的输入电压Vin不能使NMOS晶体管NG1，NG2导通，故NMOS晶体管NG1，NG2的切换速度慢。因此，下拉晶体管NG1，NG2的栅极厚度以较低为佳，以使其切换速度获得改善。鉴于上述，需要提供一种具有较低栅极厚度的下拉晶体管、并具有降低噪声及抖动的影响的电压电平转换器。
技术实现思路
本专利技术提出一种具有较低栅极厚度的下拉晶体管的电压电平转换器。本专利技术的提出一种具有较低输出端噪声及抖动现象的电压电平转换器。本专利技术的电压电平转换器包含一上拉电路、一压降电路及一下拉电路，其中该压降电路用以降低该下拉电路所承受的电压，故该下拉电路中NMOS晶体管的栅极厚度得以降低。本专利技术的电压电平转换器包含一上拉电路、一压降电路、一路径切割电路及一下拉电路，其中该路径切割电路的一NMOS晶体管在该输入电压转换电平时将对应该NMOS晶体管的上拉电路及下拉电路的电流路径切断，故该上拉及下拉电路的竞争现象不再出现，该输出电压的噪声及抖动现象得以降低。本专利技术的目的、优点及原理将经由结合附图对较佳实施例的详述而说明。附图说明在结合附图对下述较佳实施例的详细说明后，本专利技术的上述及其它目的及特征将变得凸显易懂，其中 图1为传统电压电平转换器的示意图；图2为图1的电压电平转换器的波形示意图；图3为本专利技术的一电压电平转换器实施例的示意图；图4为本专利技术的另一电压电平转换器实施例的示意图；图5a为本专利技术的另一电压电平转换器实施例的一主转换级的示意图；图5b为本专利技术的该另一电压电平转换器实施例的一输入缓冲级的示意图；图5c为本专利技术的该另一电压电平转换器实施例的一输出缓冲级的示意图；及图6为图5的电压电平转换器及传统电压电平转换器的抖动程度比较图。附图符号说明10 传统电压电平转换器30 电压电平转换器31 上拉电路 33 压降电路34 下拉电路 42 路径阻隔电路50 电压电平转换器51 输入级缓冲电路52 输出级缓冲电路52’ 第一输出缓冲电路52” 第二输出缓冲电路 GND 地INV反相器NG1，NG2 NMOS晶体管PG1，PG2 PMOS晶体管P1，P2，P3，P4，P5，P6，P7，P8，P9，P10 PMOS晶体管N1，N2，N3，N4，N5，N6，N7，N8，N9，N10，N11，N12 NMOS晶体管具体实施方式请参阅图3，图中所示为本专利技术的电压电平转换器的一实施例。如图所示，该电压电平转换器30具有一上拉电路31、一压降电路33、一下拉电路34，该上拉电路31具有二个PMOS晶体管P1及P2，该压降电路33具有四个NMOS晶体管N1，N2，N3及N4，该下拉电路34则具有二个NMOS晶体管N5及N6。在本实施例中，一直流电压VPPIN及一直流电压源VDDIN被提供为电压电平转换器30的操作电压，而NMOS晶体管N5及N6接至地GND，用以驱动电压电平转换器30将一输入电压Vin转换成一输出电压Vout，其中直流电压VPPIN为3.3伏特，直流电压VDDIN为1.2伏特，输入电压Vin为介于0伏特及1.2伏特间的矩形波，输出电压Vout则为介于0伏特及3.3伏特间的对应波。此外，该电压电平转换器还包含一反相器INV(图中未示)，用以提供一与该输入电压Vin反相的输入电压Vinb，输入电压Vinb的输出为一输出电压Voutb。现假设输入电压Vin正由高电平转换至低电平，此时另一输入电压Vinb正由低电平转换至高电平，NMOS晶体管N5正由截止状态转变至导通状态，NMOS晶体管N6则正由导通状态传变至截止状态，但当该二NMOS晶体管N5，N6的栅极电压分别在未超过一临界电压(约0.7伏特)及降至该临界电压以下前却无法导通及截止。此时，输出电压Vout正欲由高电平转换至低电平，PMOS晶体管P2正欲由截止状态转换至导通状态。另一方面，输出电压Voutb正欲由低电平转换至高电平，PMOS晶体管P1正欲由导通状态转换至截止状态。当NMOS晶体管N5真正导通后，输出电压Vout降至低电平，故PMOS晶体管P2变为导通状态。另一方面，当NMOS晶体管N6真正截止后，输出电压Voutb升至高电平，故PMOS晶体管P1变为截止状态。因此，输入电压Vin在为低电平的0伏特时，输出电压Vout亦为低电平0伏特；而输入电压Vinb在为高电压电平的1.2伏特时，输出电压Voutb亦为高电平的3.3伏特。如此，电压电平转换的目的便实现。此外，在压降电路33中，NMOS晶体管N1，N2具有厚栅极(临界电压约为0.8伏特)，而NMOS晶体管N3，N4则具有薄栅本文档来自技高网...

【技术保护点】
一种电压电平转换装置，用以将一输入电压转换成一输出电压，包含有：一上拉电路，连接至一第一电压源，用以上拉该输出电压；一压降电路，连接至该上拉电路，用以提供压降；以及一下拉电路，其中该下拉电路连接于该压降电路及接地端间，用以下拉该输入电压；其中该上拉电路经过一第一节点以及一第二节点与该压降电路连接，该电压电平转换装置有一第一输出端以及一第二输出端分别经由该第一节点以及一第二节点输出。

【技术特征摘要】

【专利技术属性】
技术研发人员：黄超圣，
申请(专利权)人：威盛电子股份有限公司，
类型：发明
国别省市：71[中国|台湾]