芯片中模拟开关控制电路制造技术

本实用新型专利技术涉及一种芯片中模拟开关控制电路，包括：第一ＮＭＯＳ管、第一ＰＭＯＳ管；还包括：第二ＰＭＯＳ管、第三ＰＭＯＳ管、第四ＰＭＯＳ管；所述的第二ＰＭＯＳ管和第三ＰＭＯＳ管的栅极与第一ＰＭＯＳ管的栅极相接，所述的第二ＰＭＯＳ管和第三ＰＭＯＳ管的源极和衬底相连，并与第一ＰＭＯＳ管的衬底和第四ＰＭＯＳ管的漏极相接；第二ＰＭＯＳ管和第三ＰＭＯＳ管的漏极分别和第一ＰＭＯＳ管的源极和漏极相连；第四ＰＭＯＳ管的源极与ＶＤＤ相接。与现有技术相比，本实用新型专利技术的有益效果是：使开关关断后的漏电路减低到了最小，使开关打开后的导通电阻最小，电阻的平坦度最好。（*该技术在2018年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术涉及一种芯片，尤其涉及该芯片中开关控制电路。
技术介绍
由图1可见现有技术中CMOS开关由两部分组成，NMOS管Nl和 PMOS管Pl， NMOS的开关是由栅极2的电压高低决定。工作中NMOS 管Nl栅极2拉到高电平VDD，NMOS管Nl打开，栅极2拉到低电平GND， NMOS关断，PMOS管Pl的栅极5拉到低电平GND， PMOS管Pl打开， 栅极5拉到高电平VDD， PMOS管关断。由于采用P —衬底的CMOS工艺，所以NMOS管的衬底为P — 4始终 接地GND而PMOS管的衬底6是N阱，它的电压是浮动的.目前普遍的设 计是接VDD或接它的源3端；如果接了它的源端，PMOS管的开启电压 VTP会降低，相应的PMOS管的导道电阻会变小，这对开关导通是有利的； 可是这样连接也带来一个问题.开关在关断时(5接VDD)由于1.3端电压 的不确定，就有可能造成1端比3端电压高，这样的结果是1端到N阱6 端的二极管就会导通形成通路，开关就无法关断；如果将6端接到1端， 也会有同样的情况发生。另外一种线路结构就是将N阱6接VDD (图2)， 这样在关断时就不会出现以上的漏电现象。但本文档来自技高网...

【技术保护点】
一种芯片中模拟开关控制电路，包括：第一ＮＭＯＳ管、第一ＰＭＯＳ管；还包括：第二ＰＭＯＳ管、第三ＰＭＯＳ管、第四ＰＭＯＳ管；其特征在于：所述的第二ＰＭＯＳ管和第三ＰＭＯＳ管的栅极与第一ＰＭＯＳ管的栅极相接，所述的第二ＰＭＯＳ管和第三ＰＭＯＳ管的源极和衬底相连，并与第一ＰＭＯＳ管的衬底和第四ＰＭＯＳ管的漏极相接；第二ＰＭＯＳ管和第三ＰＭＯＳ管的漏极分别和第一ＰＭＯＳ管的源极和漏极相连；第四ＰＭＯＳ管的源极与ＶＤＤ相接。

【技术特征摘要】

【专利技术属性】
技术研发人员：戴忠伟，
申请(专利权)人：广芯电子技术上海有限公司，
类型：实用新型
国别省市：31[中国|上海]