一种时钟信号脉冲丢失检测电路制造技术

一种时钟信号脉冲丢失检测电路，它包括：第一、第二、第三触发器，一与门，第一、第二反相器，一置入计数器和一比较器，第一触发器、第一反相器和置入计数器接收外部的被检测时钟信号输入，第二触发器接收外部的计数时钟信号输入，然后第一、第二触发器分别与与门和第二反相器相连，与门分别与第二反相器和置入计数器相连，置入计数器还从外部接收使能信号，并和比较器相连，第三触发器与比较器和第一反相器相连，并输出报警信号。（*该技术在2019年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及一种时钟信号脉冲丢失检测电路。在通信系统中对时钟信号有严格的要求，不允许时钟信号出现连续丢失脉冲现象。当通信系统检测到这种现象时，就应该作出相应的处理。目前经常使用单稳态触发器对连续时钟信号进行脉冲丢失检测，时钟信号连续时，单稳态触发器一直被触发，保持在高电平，一旦时钟信号连续几个脉冲丢失，单稳态触发器就产生报警信号。如果一个通信系统需要对多个时钟信号进行脉冲丢失检测，那么就需要多个单稳态触发器，这将消耗很多电路资源，同时由于可以检测的连续丢失脉冲个数是由外接元器件参数设置的，因此此参数调整起来不方便。本专利技术的目的就是提供一种简单有效的、便于集成的时钟信号脉冲丢失检测电路。为了实现上述的专利技术目的，一种时钟信号脉冲丢失检测电路，它包括第一触发器、第二触发器、第三触发器、第一反相器、第二反相器、一与门、一置入计数器和一比较器，其中，第一触发器、第一反相器和置入计数器接收外部的被检测时钟信号输入，第二触发器接收外部的计数时钟信号输入，然后第一触发器和第二触发器的输出端分别与所述与门的输入端相连，与门的输出端分别与所述第二反相器和置入计数器的输入端相连，第二反相器本文档来自技高网...

【技术保护点】
一种时钟信号脉冲丢失检测电路，其特征在于，它包括：第一触发器、第二触发器、第三触发器、第一反相器、第二反相器、一与门、一置入计数器和一比较器，其中，第一触发器、第一反相器和置入计数器接收外部的被检测时钟信号输入，第二触发器接收外部的计数时钟信号输入，然后第一触发器和第二触发器的输出端分别与所述与门的输入端相连，与门的输出端分别与所述第二反相器和置入计数器的输入端相连，第二反相器的输出端与第一、第二触发器的输入端相连，所述的置入计数器还从外部接收使能信号，其输出端和所述比较器的输入端相连，所述比较器的输出端与所述的第三触发器的输入端相连，所述第一反相器输出端与第三触发器的输入端相连，所述的第三触...

【技术特征摘要】

【专利技术属性】
技术研发人员：杨海艳，潘炳松，张文，尹朝晖，
申请(专利权)人：上海贝尔有限公司，
类型：发明
国别省市：31[中国|上海]