可重新配置的逻辑器件以及包括该器件的乘法阵列制造技术

按照本发明专利技术的可重新配置的逻辑器件包括查找表（ＬＵＴ）（１１．１）的逻辑单元，它具有用于接收地址信号的输入端（ｉｎ１）和用于提供输出信号的输出端（ｏｕｔ）。可重新配置的逻辑器件的特征在于：一个控制输入端（ｃｒｔ１），用于接收控制信号；一个可控制的倒相门（１１．２），用于响应于控制信号（ｃｒｔ１）和输入信号（ｉｎ１）提供地址信号到ＬＵＴ（１１．１）；和一个可控制的倒相门（１１．３），用于响应于ＬＵＴ的输出信号和控制信号提供修正的输出信号。按照本发明专利技术的可重新配置的逻辑器件可以高速度运行，以及同时具有相对较适度的配置存储器。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及可配置的逻辑器件，该可配置的逻辑器件包括具有查找表(LUT)的逻辑单元、用于接收地址信号的输入端和用于提供输出信号的输出端。在可(重新)配置的逻辑器件(例如，现场可编程门阵列(FPGA))中，基本逻辑单元(逻辑元)的功能以及它们之间的互联结构是可编程的。可编程性是通过使用可编程的交换机得到的，可编程交换机的状态被保持在一个配置存储器中。可编程交换机通过确定在线轨之间的连接或它的不存在而控制路由资源。它们也通过控制内部复用器(正确的信号选择)而规定逻辑单元的功能。此外，该配置存储器单元的一部分可被用作为查找表的数据存储单元和用户存储器。查找表(LUT)的使用是在可配置的逻辑器件中实施逻辑功能的最通常的方法。这样的方法被使用在大多数市场上销售的FPGA器件中，例如，Xilinx(例如，XC4000，XC5000，Virtex-I，Virtex-II系列)，Altera(例如，FLEX系列)，Atmel(AT40K系列)，Actel。查找表的广泛使用是由于它们的灵活性一个k输入的查找表可以实施k变量的任何的逻辑功能。这样的LUT需要2k个存储器单元，它们存储对于输入比特的所有可能的组合的逻辑功能输出(像在真值表中)。因为LUT中存储器单元的内容可被改变，所以存储的真实值以及由此而产生的逻辑功能，可以容易地用另一个来代替。因为可配置的逻辑器件的可编程性质，所以可以把高的灵活性呈现给用户。用户使用这样器件，就可以快速定出模型、在系统中实行以后的更新/专门化、或提升系统性能，这些功能都可以与软件可编程解决方案相比拟。成本-效率(根据面积，性能，功率和代码尺寸)是在设计可配置的逻辑器件时最重要的问题之一，特别是在嵌入的前后关联(context)中使用的那些器件(芯片上的系统)的情况下。可配置器件虽然非常灵活，但是显示多个缺点，特别是与ASIC相比较时。它们体积更大(由于大的配置存储器和大量的互联资源)，速度更慢(由于互联和逻辑的相当大的延时)和消耗更多的功率(由于在可编程的线路上大的负荷)。在动态可重新配置的逻辑器件中(其中配置前后关联在运行时可被改变)，效率的一个附加度量是重新配置时间。因为算法的下一个阶段的执行直接取决于它，这个时间应当是短的。然而，由于必须重新装载一个很大的配置存储器，因此这常常做不到。大多数提到的成本直接或间接地受到配置存储器的尺寸的影响。因为这个事实，配置存储器尺寸的最小化是在可(重新)配置的逻辑器件的设计中主要关心的问题之一。这个问题在以下的情形(但不限于这种情形)中可能是关键的-可配置逻辑器件具有基于查找表的逻辑单元；因为每个器件包含许多逻辑单元，以及LUT尺寸随输入数目按指数地增加，所以需要非常多的存储器比特来支持该功能。-可配置逻辑核心与其他的IP块被嵌入到同一个芯片上。在这种情形下，可提供的硅面积和功率消耗将由芯片封装类型以及常常也由用于便携式设备的有限的电池寿命来确定，这些可能是限制因素。-可配置逻辑核心与多种配置前后关联一起工作(动态可重新配置逻辑核心)。在这种情形下，所需要的配置存储器的尺寸比起在单个前后关联器件的情形下的存储器尺寸大约大n倍；其中n是配置前后关联的数目。在可配置逻辑器件中的附加问题是希望能同时支持实施随机逻辑和算术功能，以及常常也实施小的存储器。通常，随机逻辑从较粗的量化度(granularity)(较大的LUT)得到好处，以使得逻辑深度最小化。另一方面，在算术电路中，由于所得到的结果的最高位对于该结果的较低位的依赖性，所以LUT尺寸优选地是较小的。因此，限制配置存储器的尺寸以及同时保证支持各种功能的足够的灵活性的要求是相对立的，特别是大于基于LUT的器件来说。因此找到正确的平衡仍旧是一个挑战。基于LUT的可配置逻辑器件代表在现有技术的可重新配置结构内占优势的一个组。下面，主要考虑与逻辑器件的结构和实施方案有关的方面，因为这些强烈地决定可配置逻辑器件的成本-效率。描述将主要集中在不同的逻辑单元对于算术功能的可应用性，给出代表性例子；正如前面讨论的，基于LUT逻辑单元对于随机功能的实施方案的使用是相当直截了当的。正如开头段落中描述的，本专利技术的一个目的是提供一种可重新配置的逻辑器件，其中算术运算可以用相对较小的数目的配置比特来完成，以及该可重新配置的逻辑器件还具有相对较高的速度。按照本专利技术，可重新配置的逻辑器件包括带有查找表(LUT)的逻辑单元、用于接收地址信号的输入端和用于提供输出信号的输出端，其特征在于，-控制输入端(crtl)，用于接收控制信号，-可控制的倒相门(11.2)，用于响应于控制信号(crtl)和输入信号(in1)而提供地址信号给LUT(11.1)，-可控制的倒相门(11.3)，用于响应于LUT(11.1)的输出信号和控制信号而提供修正的输出信号。可控制的倒相门在这里被规定为这样的一个门如果控制信号具有第一逻辑值，则它发送未改变的输入信号，或者如果控制信号具有第二逻辑值，则它发送倒相形式的输入信号。结果，为了简单起见，可控制的倒相门被显示为一个具有用于接收控制信号的一个输入端和具有接收可被控制地倒相的信号的第二输入端的EXOR门的形式。然而，其他实施方案也是可能的，例如，一个复用器，具有用于接收控制信号的选择输入端、用于接收未改变的信号的第一输入端和用于接收倒相信号的第二输入端。除了用于接收地址信号的输入端，可重新配置的逻辑器件可以具有更多的用于接收地址信号的这种输入端。附加输入端可直接被耦合到LUT。替换地，一个或多个(或每个)附加输入端可以通过一个可控制的倒相门被耦合到LUT，该可控制的倒相门响应于控制信号和在所述附加输入端处接收的地址信号而提供修正的地址信号。同样地，LUT可以具有一个以上的输出端。附加输出端也可被耦合到可控制的倒相门，以用于响应于在LUT的所述输出端处的输出信号和控制信号而提供修正的输出信号。按照本专利技术的方案是基于利用用于有效地实施可配置的器件的LUT的加法器的倒相性质。通过利用这个倒相性质，可重新配置的逻辑器件可以用较小的数目的配置比特被实施。对于实施可控制的倒相门所需要的附加逻辑功能，可以只用小的数目的门来实现。因此，由可控制的倒相器引入的附加延时是相对较小的，这样，可重新配置的器件仍具有相对较高的速度。另外，功率消耗被减小，因为可重新配置的逻辑器件可具有相对较中等数目的互联。按照本专利技术的可重新配置的逻辑器件的实施例的特征在于一个这样的复用器，该复用器由选择信号来控制，以便从至少第一和第二修正的输出信号中选择作为逻辑单元的输出信号。复用器在逻辑单元中的这个应用允许更宽的逻辑功能的实施。按照香农(Shannon)扩展理论，任何n+1-输入的逻辑函数可被描述为F＝S·F1+S·F1例如，S是逻辑单元的附加输入信号(复用控制信号)，以及F1和F1是在LUT中实施的n个输入的函数。参照附图更详细地描述这些和其他方面。其中附图说明图1显示Xilinx Virtex-I系列的可重新配置的器件的逻辑块的例子，图2显示图1的逻辑块中加法器的实施方案，图3显示Atmel器件的逻辑块的例子，图4显示图3的逻辑块中的加法器的实施方案，图5显示低功率PGA逻辑单元，图6显示图5的逻辑单元中加法器的实施方案，本文档来自技高网...

【技术保护点】
可重新配置的逻辑器件，包括带有查找表（ＬＵＴ）的逻辑单元、用于接收地址信号的输入端和用于提供输出信号的输出端，其特征在于。 －控制输入端（ｃｒｔ１），用于接收控制信号， －可控制的倒相门（１１．２），用于响应于控制信号（ｃｒｔ１）和输入信号（ｉｎ１）而提供地址信号给ＬＵＴ（１１．１）， －可控制的倒相门（１１．３），用于响应于ＬＵＴ（１１．１）的输出信号和控制信号而提供修正的输出信号。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：K莱藤诺瓦克，
申请(专利权)人：皇家菲利浦电子有限公司，
类型：发明
国别省市：NL[荷兰]