具有单壁碳纳米管结构的“与”门逻辑器件及其制作方法技术

本发明专利技术涉及一种以单壁碳纳米管为基础的“与”门逻辑器件，该逻辑器件由一单壁碳纳米管、两个独立的栅极和三个独立的栅极构成。中间电极加恒定偏压并作为输出端，另外两个电极接地。利用两个栅极为输入端，用来控制单壁碳纳米管截止或导通，从而实现了逻辑“与”运算。与其它单壁碳纳米管逻辑电路相比，本发明专利技术结构简单，且易于制作。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术属于一种逻辑器件，特别涉及一种以单壁碳纳米管为基础的“与”门逻辑器件及其制作方法。传统半导体技术发展到现在，已经可以说是硕果累累、成果辉煌了。现在以半导体技术为基础的各种产品已经成为人们生活中不可缺少的组成部分。但是，随着对集成度和运算速度的要求的不断提高。传统半导体集成电路的种种先天不足也渐渐暴露出来。根据英特尔公司的奠基人之一——摩尔发现的著名的摩尔定律集成在一块芯片上的晶体管数量大约每两年增加一倍。照此计算，到2010年，一个芯片上的晶体管数量将超过10亿个。随着晶体管集成度的提高，芯片的耗能和散热将成为阻碍半导体技术发展的巨大障碍。据英特尔公司负责芯片设计内部设计的首席技术官盖尔欣特预测，如果芯片的散热和耗能的问题得不到解决，到2005年芯片上集成了2亿个晶体管时，就会热得像“核反应堆”；到2010年就会到达火箭发射时高温气体喷嘴的水平；2015年就会与太阳的表面一样热。最早提出离子阱离子计算等诸多重大新学术思想的奥地利科学家左拉教授给出了一个相对的估计数，他认为大概十年后传统计算机的存储器将会遭遇极限。清华大学教授龙桂鲁教授也支持这一观点，他认为根据“摩尔定律”推测出的十年左右的时间就是经典计算机的极限。正是因为传统的半导体器件在不久的将来已经不能满足需要，所以人们迫切地寻找一种半导体的替代品。这个替代品必须拥有半导体材料所不具有的特点，以克服半导体的种种缺陷。纳米材料的出现为新一代电子器件的发展开辟出了一条崭新的道路。以单壁碳纳米管和纳米线为代表的新一代纳米材料和随之而来的新的加工技术的出现为电路发展开辟了新的道路，成为下一代电子器件的首选材料，所以以单壁碳纳米管为主的纳米电路的研究和发展有重要的意义。1998年，IBM研究中心的R.Martel等人(《应用物理快报》Appl.Phy.Letters，2001，Vol 73，No.17，2447)用单壁碳纳米管制作出场效应管。这种单壁碳纳米管场效应管在室温下有良好的电学性质，其各项性能指标完全可以和传统的半导体场效应管相媲美。场效应管是数字逻辑电路的基础，因此可以说单壁碳纳米管场效应管的出现是迈向纳米逻辑电路的第一步。此后，Adrian.Bachtold等人(《科学》SCIENCE，2001，294，1317.)在单壁碳纳米管场效应管的基础之上成功设计制作出在室温下工作的逻辑门电路和器件，其中包括逻辑“非”电路、逻辑“或否”电路、随机存储器和振荡器。这些单壁碳纳米管电路和器件利用单壁碳纳米管在偏压的控制下改变其导通状态的原理(单壁碳纳米管因其结构不同而有不同的电学性质，此处所指的单壁碳纳米管在不加栅压时处在不导通状态，在加一定的栅压时处在导通状态)。同时，Yu Huang等人制作出以半导体纳米线为基础的逻辑“与”电路。这种纳米线逻辑电路的工作原理是利用不同掺杂的P型或者N型半导体纳米线相互接触，从而形成P-N结，利用半导体P-N的性质实现逻辑运算。虽然这些单壁碳纳米管和纳米线电路和器件表现良好，但也有其缺点。在纳米电路的制作中，单壁碳纳米管和纳米线的放置一直是困扰人们的一个难题。目前，人们使用“隧道显微镜”(STM)或“原子力显微镜”(AFM)技术操控纳米材料，将其放置到位。而这些方法存在着效率低、效果差的确定。Adrian.Bachtold等人制作的电路和器件大都使用一根以上的单壁碳纳米管。而在Yu Huang等人制作的纳米线电路中使用纳米线交叉排列的结构。这些设计为电路的制作带来和很大的困难，不利于器件的集成。本专利技术是具有单壁碳纳米管结构的“与”门逻辑器件，包括Si衬底，在该Si衬底上设有SiO2绝缘层，单壁碳纳米管、栅极、电极和外电路中的电阻；其特征在于所述的栅极包括两个独立的栅极，栅极由在该Si衬底上设置的沟槽内沉积Al及经表面氧化形成的Al2O3绝缘层构成；所述的电极包括3个，电极设置在一根单壁碳纳米管之上或之下；栅极和电极相间平行排列；一根单壁碳纳米管平直放置在SiO2绝缘层的表面上，与栅极的Al2O3绝缘层表面以及电极的贵金属层表面相接触；第一电极与第二电极接地，第二电极与衬底上或外电路中的电阻相连。所述的SiO2绝缘层的厚度在35nm至100μm之间；沟槽的深度在10nm至95μm之间。所述的单壁碳纳米管是单壁碳纳米管。所述的单壁碳纳米管的取向与电极和栅极垂直。所述的栅极和电极相间平行排列；栅极与电极之间的距离在5nm至100μm之间。所述的栅极的Al2O3绝缘层厚度在1纳米至5纳米之间；栅极位于Si衬底上SiO2绝缘层中的两条沟槽之中。所述的栅极上表面与在Si衬底上的SiO2绝缘层表面上持平。所述的电极上表面与在Si衬底上的SiO2绝缘层表面上持平。本专利技术提供的制备具有单壁碳纳米管结构的“与”门逻辑器件的方法，包括下述步骤(i)先在衬底上设绝缘层，在绝缘层上腐蚀出用于沉积金属的5条沟槽；(ii)再在沟槽内沉积导电层，并将导电层金属氧化形成绝缘层，从而形成两栅极；(iii)然后在两栅极两侧的绝缘层腐蚀出用于沉积导电层的沟槽，并在其内沉积一导电层形成3个电极； (iv)再将将一根单壁碳纳米管垂直于电极和栅极放置，并在与电极和栅极接触；(v)第一电极与第二电极接地，第二电极与衬底上或外电路中的电阻相连，从而形成一具有单壁碳纳米管结构的“与”门逻辑器件。本专利技术的优点本专利技术的具有单壁碳纳米管结构的“与”门逻辑器件与已有的有碳纳米管和纳米线制作的电路相比在结构上，创造性地使用了多栅极和多电极相间排列的结构，并且只使用一根碳纳米管就实现了逻辑“与”的功能，使器件易于制作，为未来纳米电路的集成开辟了道路。本专利技术的单壁碳纳米管逻辑“与”门逻辑器件与已知的逻辑门电路相比有结构简单，易于制作和集成的优点。本专利技术的制作方法采用将一根单壁碳纳米管平直放置在电极和栅极之上，并且要确保单壁碳纳米管与金属电极之间的接触良好，这样放置的目的是确保单壁碳纳米管处于一平面结构上，避免了因单壁碳纳米管弯曲而形成隧穿结而影响器件性能。具体实施例方式实施例1参照图2和3制作一具有单壁碳纳米管结构的“与”门逻辑器件，下面结合制作方法对其器件结构进行详细地说明选取(001)取向的硅作为衬底8。利用有机气相沉积方法(PECVD)，在衬底8上制备300nm厚的SiO2层7。首先制作栅极2、3在SiO2绝缘层之上均匀涂抹厚度为80nm厚的电子光刻胶(PMMA)。电子束曝光后的光刻胶经过显影、定影，去除曝光的光刻胶后，在光刻胶层上形成两条宽30nm、相距130nm的沟槽。使用干法刻蚀法刻蚀没有光刻胶覆盖的SiO2，在SiO2绝缘层中形成两条宽30nm，深30nm、宽130nm的沟槽。利用电子束蒸发的方法，在表面沉积一层30nm厚的Al。将光刻胶剥离、清洗，再经过氧化，使Al表面形成2-3nm厚的Al2O3绝缘层。这样就完成了栅极2、3的制备。然后制备电极4、5、6重复以上光刻步骤，在整个器件表面均匀涂抹一层厚度为80nm的光刻胶。光刻胶曝光后，在光刻胶层中形成三条宽30nm的沟槽。一条在栅极的中间，另外两条在栅极外侧、距栅极50nm。使用干法刻蚀，在没有光刻胶的SiO2绝缘层中刻蚀出三条宽30nm、深30nm的沟槽。再一次利用电子束蒸发的方法，在本文档来自技高网...

【技术保护点】
一种具有单壁碳纳米管结构的“与”门逻辑器件，包括：Ｓｉ衬底，在该Ｓｉ衬底上设有ＳｉＯ↓［２］绝缘层，单壁碳纳米管、栅极、电极和外电路中的电阻；其特征在于：所述的栅极包括两个独立的栅极，栅极由在该Ｓｉ衬底上设置的沟槽内沉积Ａｌ及经表面氧化形成的Ａｌ↓［２］Ｏ↓［３］绝缘层构成；所述的电极包括３个，电极设置在一根单壁碳纳米管之上或之下；栅极和电极相间平行排列；一根单壁碳纳米管平直放置在ＳｉＯ↓［２］绝缘层的表面上，与栅极的Ａｌ↓［２］Ｏ↓［３］绝缘层表面以及电极的贵金属层表面相接触；第一电极与第二电极接地，第二电极与衬底上或外电路中的电阻相连。

【技术特征摘要】

【专利技术属性】
技术研发人员：赵继刚，王太宏，
申请(专利权)人：中国科学院物理研究所，
类型：发明
国别省市：11[中国|北京]