芯片封装结构及其形成方法技术

本发明专利技术实施例提供一种芯片封装结构，所述芯片封装结构包括扇出型封装，扇出型封装含有至少一个半导体管芯、在侧向上环绕所述至少一个半导体管芯的环氧模塑化合物(EMC)管芯框架及重布线结构。扇出型封装具有倒角区，在倒角区处，扇出型封装的水平表面及垂直表面经由既不水平也不垂直的斜角表面连接。芯片封装结构可包括：封装衬底，经由焊料材料部分阵列贴合到扇出型封装；及底部填充材料部分，在侧向上环绕焊料材料部分阵列且接触整个斜角表面。斜角表面消除可集中有机械应力的尖锐隅角，且将倒角区中的局部机械应力分布在宽的区之上以防止底部填充材料部分中出现裂纹。本发明专利技术实施例还提供一种形成芯片封装结构的方法。例还提供一种形成芯片封装结构的方法。例还提供一种形成芯片封装结构的方法。

【技术实现步骤摘要】
芯片封装结构及其形成方法


[0001]本专利技术实施例是有关于芯片封装结构及形成芯片封装结构的方法。

技术介绍

[0002]在后续对扇出型晶片级封装(fan
‑
out wafer level package，FOWLP)、底部填充材料部分及封装衬底的装配处置(例如，将所述封装衬底贴合到印刷电路板(printed circuit board，PCB))期间，FOWLP与底部填充材料部分之间的界面会经受机械应力。另外，在用于计算装置期间(例如，当移动装置在使用期间意外地掉落而导致机械冲击时)，扇出型晶片级封装(FOWLP)与底部填充材料部分之间的界面会经受机械应力。裂纹可形成在底部填充材料中，且可在半导体管芯内或封装衬底内的半导体管芯、焊料材料部分、重布线结构和/或各种介电层中引发额外的裂纹。因此，需要抑制底部填充材料中裂纹的形成。

技术实现思路

[0003]本专利技术实施例所揭露的一种芯片封装结构，包括扇出型封装，所述扇出型封装包括至少一个半导体管芯、在侧向上环绕所述至少一个半导体管芯的环氧模塑化合物管芯框架及位于所述至少一个半导体管芯的水平表面及所述环氧模塑化合物管芯框架的水平表面上的重布线结构，其中所述扇出型封装具有倒角区，在所述倒角区处，所述扇出型封装的水平表面与垂直表面经由既不水平也不垂直的斜角表面连接；封装衬底，经由焊料材料部分阵列贴合到所述扇出型封装；以及底部填充材料部分，在侧向上环绕所述焊料材料部分阵列且接触整个所述斜角表面。
[0004]本专利技术实施例所揭露的一种包括扇出型封装的结构，所述扇出型封装包括至少一个半导体管芯；环氧模塑化合物(EMC)管芯框架，在侧向上环绕所述至少一个半导体管芯；以及重布线结构，位于所述至少一个半导体管芯的水平表面及所述环氧模塑化合物管芯框架的水平表面上，其中所述扇出型封装具有倒角区，所述倒角区包括既不水平也不垂直的斜角表面，且所述斜角表面中的每一者包括所述重布线结构的表面部份及所述环氧模塑化合物管芯框架的表面部份。
[0005]本专利技术实施例所揭露的一种形成芯片封装结构的方法，包括形成扇出型封装，所述扇出型封装包括至少一个半导体管芯、在侧向上环绕所述至少一个半导体管芯的环氧模塑化合物管芯框架、及位于所述至少一个半导体管芯的水平表面及所述环氧模塑化合物管芯框架的水平表面上的重布线结构；在所述扇出型封装的隅角处形成倒角区，其中所述倒角区包括既不水平也不垂直的斜角表面；将所述扇出型封装通过焊料材料部分阵列贴合到封装衬底；以及在所述封装衬底与所述扇出型封装之间施加底部填充材料部分，其中所述底部填充材料部分在侧向上环绕并接触所述斜角表面。
附图说明
[0006]结合附图阅读以下详细说明，能最好地理解本公开的各个方面。注意，根据本行业
中的标准惯例，各种特征并未按比例绘制。事实上，为使论述清晰起见，可任意增大或减小各种特征的尺寸。
[0007]图1A是根据本公开实施例的包括载体衬底及半导体管芯的例示性结构的区的垂直剖视图。
[0008]图1B是图1A的例示性结构的俯视图。
[0009]图2是根据本公开实施例的在形成环氧模塑化合物(epoxy molding compound，EMC)基质之后例示性结构的区的垂直剖视图。
[0010]图3是根据本公开实施例的在将环氧模塑化合物(EMC)基质平坦化之后例示性结构的区的垂直剖视图。
[0011]图4是根据本公开实施例的在形成重布线结构之后例示性结构的区的垂直剖视图。
[0012]图5是根据本公开实施例的在形成焊料材料部分之后例示性结构的区的垂直剖视图。
[0013]图6是根据本公开实施例的扇出型晶片级封装的垂直剖视图，所述扇出型晶片级封装是通过将载体衬底与图4的例示性结构分离且通过将图4的重构晶片单体化而获得。
[0014]图7A是根据本公开实施例的在于倒角区中形成斜角表面之后扇出型晶片级封装的第一配置的垂直剖视图。
[0015]图7B是图7A的扇出型晶片级封装的第一配置的仰视图。
[0016]图7C是根据本公开实施例的在于倒角区中形成斜角表面之后扇出型晶片级封装的第二配置的垂直剖视图。
[0017]图8A是根据本公开实施例的在于倒角区中形成斜角表面之后例示性结构的替代实施例的区的垂直剖视图。
[0018]图8B是图8A的例示性结构的替代配置的俯视图。
[0019]图8C是图8A及图8B的例示性结构的替代配置的区的俯视图。铰接垂直平面A
‑
A
’
对应于图8A的垂直剖视图的平面。
[0020]图9是根据本公开实施例的在形成焊料材料部分之后例示性结构的替代配置的区的垂直剖视图。
[0021]图10A是根据本公开实施例的扇出型晶片级封装的垂直剖视图，所述扇出型晶片级封装是通过将载体衬底与图9的例示性结构分离且通过将图9的重构晶片单体化而获得。
[0022]图10B是在将图10A的扇出型晶片级封装倒置之后所述扇出型晶片级封装的垂直剖视图。
[0023]图10C是图10B的扇出型晶片级封装的仰视图。
[0024]图11是根据本公开实施例的第一例示性结构的垂直剖视图，所述第一例示性结构是通过呈第一配置的扇出型晶片级封装结合到封装衬底而获得。
[0025]图12是根据本公开实施例的在施加底部填充材料部分之后第一例示性结构的垂直剖视图。
[0026]图13A是根据本公开实施例的在将封装衬底贴合到印刷电路板(PCB)之后第一例示性结构的垂直剖视图。
[0027]图13B是根据本公开实施例的第一例示性结构的替代配置的垂直剖视图。
[0028]图13C是根据本公开实施例的第一例示性结构的另一替代配置的垂直剖视图。
[0029]图14A是根据本公开实施例的位于载体衬底上的重构晶片的区的垂直剖视图，在所述重构晶片中每一重构管芯包括多个半导体管芯。
[0030]图14B是重构晶片的区的沿着图14A的水平面B
‑
B
’
的水平剖视图。
[0031]图15A是根据本公开实施例的在于扇出型晶片级封装上形成倒角区且将扇出型晶片级封装贴合到封装衬底以及在将所述封装衬底贴合到印刷电路板(PCB)之后第二例示性结构的垂直剖视图。
[0032]图15B是根据本公开实施例的第二例示性结构的替代配置的垂直剖视图。
[0033]图16A是根据本公开实施例的位于载体衬底上的重构晶片的区的垂直剖视图，在所述重构晶片中每一重构管芯包括系统芯片(system
‑
on
‑
chip，SoC)管芯及高带宽存储器(high bandwidth memory，HBM)管芯。
[0034]图16B是重构晶片的区的沿着图14A的水平面B
–
B
’
的水平剖视图。
[0035]图16C是图16A及图16B的高带宽存储器管本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种芯片封装结构，包括：扇出型封装，包括至少一个半导体管芯、在侧向上环绕所述至少一个半导体管芯的环氧模塑化合物管芯框架及位于所述至少一个半导体管芯的水平表面及所述环氧模塑化合物管芯框架的水平表面上的重布线结构，其中所述扇出型封装具有倒角区，在所述倒角区处，所述扇出型封装的水平表面与垂直表面经由既不水平也不垂直的斜角表面连接；封装衬底，经由焊料材料部分阵列贴合到所述扇出型封装；以及底部填充材料部分，在侧向上环绕所述焊料材料部分阵列且接触整个所述斜角表面。2.根据权利要求1所述的芯片封装结构，其中：所述扇出型封装包括四个倒角区，所述四个倒角区位于所述扇出型封装的与所述封装衬底面对的近侧水平表面的四个隅角处；且所述斜角表面中的每一者整个地接触所述底部填充材料部分。3.根据权利要求1所述的芯片封装结构，其中所述斜角表面的边缘邻接所述环氧模塑化合物管芯框架的垂直侧壁、所述重布线结构的垂直侧壁及所述重布线结构的与所述底部填充材料部分接触的水平表面。4.根据权利要求1所述的芯片封装结构，其中所述斜角表面中的每一者包括：斜角重布线结构表面部份，包括所述重布线结构内的重布线介电层的相应的表面；以及斜角环氧模塑化合物管芯框架表面部份，包括所述环氧模塑化合物管芯框架的相应的表面。5.根据权利要求1所述的芯片封装结构，其中所述斜角表面中的每一者包括整个地容置在相应的二维欧几里得平面内的相应的平整斜表面。6.根据权利要求5所述的芯片封装结构，其中所述平整斜表面中的每一者相对于垂直方向成介于20度到80度范围内...

【专利技术属性】
技术研发人员：陈玮佑，游济阳，何冠霖，陈衿良，梁裕民，吴俊毅，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：