输出驱动器的阻抗控制器及其集成电路与控制方法技术

本发明专利技术提供了一种输出驱动器的阻抗控制器及其集成电路与控制方法，其基于一参考值，来控制至少一个输出的下拉阻抗。此控制器包括一可编程参考阻抗产生器、至少一个输出驱动器其耦接至一对应的输出以及一阻抗匹配控制器。该可编程参考阻抗产生器用以产生由一参考阻抗控制输入所控制的一参考阻抗。每个输出驱动器包括一可编程输出阻抗产生器，其耦接至一输出，并且由一输出阻抗控制输入所控制。该阻抗匹配控制器用以持续调整该参考阻抗控制输入，以使该参考阻抗与一预定容忍度内的参考值匹配，并且会基于该参考阻抗控制输入，而产生该输出阻抗控制输入。本发明专利技术对于温度、电压、制程工艺的变化等的变动是不敏感，从而可用于精确控制ＩＣ的输出。

【技术实现步骤摘要】

本专利技术有关于一种集成电路(IC)输出驱动电路，尤指一种有关于输出驱动器的阻抗控制器(output driver impedance controller)及其集成电路与控制方法，其可精确用于控制IC的输出的下拉阻抗。
技术介绍
在较早的集成电路(IC)设计中，CMOS输出驱动器配置为推挽式(push-pull)元件。因此，输出总线上所看到的噪声会响应各种因素(包括电路温度、供应电压、制备工艺差异、总线上的元件数目等)而明显地变动。在最近几年，因为技术发展已导致元件尺寸与电平的缩小(scaling)，所以已迫使设计者积极地处理外部总线上的噪声问题，以使系统内的电路的运作速度达到最大值。最近的输出驱动器解决方式中的一观点已使工业从推挽式输出配置改变为差动接收器配置。在差动接收器配置中，差动接收器的一侧以一参考电压来供应，而另一侧由一开路漏极N通道元件来驱动。该开路漏极N通道元件位于芯片上，而总线上拉终端阻抗(termination)一般位于外部，通常位于系统主机板或类似之物上。将上拉终端阻抗位于主机板上可使系统设计者处理迄今未能处理的总线噪声问题时，具有一定程度的弹性。在工业中，上述的输出驱动器的型式已变得很盛行。此种盛行中的一种特别显著的例子由Pentium II x86微处理器(英特尔公司的产品)来显示。Pentium II使用开路漏极N通道输出元件，来驱动具有1.0伏特(V)参考临界电压的1.5V总线。关于此处理器的主机板一般会使用56欧姆的上拉终端阻抗。虽然还未指定特定的下拉阻抗，但是已使用开路漏极输出驱动器，以符合总线切换及时序规格。然而，未对制备工艺、电压、以及温度变化进行补偿，会使一开路漏极N通道输出驱动器的通道电阻的任意处约从4欧姆变化到80欧姆。并且因为微处理器的设计者只能预先考虑制备工艺、电压、以及温度变动的可接受范围，所以已迫使Pentium-II兼容主机板的设计将2-3纳秒(ns)等级的变动率(slew rate)控制加到输出信号线，以降低输出总线上的噪声。在Pentium-III中，英特尔引进一种机制，通过此机制会提供可用来设定总线上的输出驱动器的阻抗的参考阻抗给设计者。处理器封装上的接脚(称为NCHCTRL)经由一精密的14欧姆电阻(最大指定电阻值为16欧姆)而连接至总线电压(称为VTT)。精密电阻外接于微处理器芯片，因此与芯片上的输出驱动器所看到的温度及电压变化无关。
技术实现思路
本专利技术的专利技术目的是提供能够精确控制IC的输出的下拉阻抗的。本专利技术一实施例揭示了一种输出驱动器的阻抗控制器，其基于一参考值来控制至少一输出的下拉阻抗。此控制器包括一可编程参考阻抗产生器、至少一个输出驱动器其耦接至一对应的输出以及一阻抗匹配控制器。该可编程参考阻抗产生器用以产生一参考阻抗，该参考阻抗由一参考阻抗控制输入所控制。每个输出驱动器包括一可编程输出阻抗产生器，该可编程输出阻抗产生器耦接至一输出，并且由一输出阻抗控制输入所控制。该阻抗匹配控制器用以持续调整该参考阻抗控制输入，以使该参考阻抗与一预定容忍度内的参考值匹配，并且会基于该参考阻抗控制输入，而产生该输出阻抗控制输入。在另一实施例中，可编程参考阻抗产生器及每个可编程输出阻抗产生器包括有相互匹配的阻抗元件的一二进制阵列，如相互匹配的N通道元件。该阻抗匹配控制器可包括一电压感测器及逻辑阻抗控制器。在此情况中，该电压感测器用以感测基于一输入总线电压的一参考电压，与该可编程参考阻抗产生器的一电压之间的一电压差异，并且会使其显示的一误差信号致能。该逻辑阻抗控制器基于该误差信号来调整该参考阻抗控制输入。在此一实施例中，该参考值为与该可编程参考阻抗产生器串联的一参考电阻，并且输入总线电压可施加跨接在此串联组合上。本专利技术的另一特征是提供逻辑偏压调整器，用以将一偏压量与该参考阻抗控制输入结合，而产生该输出阻抗控制输入。亦可包括逻辑输出偏压器，用以产生该偏压量，如可编程保险丝或类似的元件。本专利技术的再一特征是该阻抗匹配控制器可包括一第一控制器以及一第二控制器。该第一控制器耦接至一外部参考电阻，用以产生一第一参考值。该第二控制器包括一内部参考电阻，用以产生一第二参考值。在此情况中，该第一控制器还可包括逻辑检测器，该逻辑检测器用以监测该参考阻抗控制输入，以判断该第一参考值是否耦接，并且若未耦接该第一参考值，则会使该第二控制器致能。本专利技术一实施例揭示了一种集成电路(IC)，其包括一第一参考接脚用以接收一参考电压、至少一个输出接脚、至少一个输出驱动器以及逻辑阻抗匹配器。每个输出驱动器包括一可编程输出阻抗产生器。该可编程输出阻抗产生器由一输出阻抗控制输入来控制，并且耦接用以驱动一对应的输出接脚。该逻辑阻抗匹配器包括一可编程参考阻抗产生器、逻辑比较器以及逻辑输出器。该可编程参考阻抗产生器由一参考阻抗控制输入来控制；该逻辑比较器用以持续调整该参考阻抗控制输入，以使在一预定容忍度内，耦接至该第一参考接脚及该可编程参考阻抗产生器的一参考电阻中的值相等。该逻辑输出器基于该参考阻抗控制输入来控制该输出阻抗控制输入。本专利技术的又一特征是该参考电压可施加跨接在该参考电阻及该可编程参考阻抗产生器的一串联耦合上。在此情况中，该逻辑比较器试图使一预定电压容忍度内的电压相等。该IC还可包括一第二参考接脚，该第二参考接脚一端耦接至该可编程参考阻抗产生器，以及另一端耦接至一外部参考电阻的一端，该外部参考电阻的另一端耦接至该第一参考接脚。本专利技术的又一特征是在于其IC还可包括一内部参考电阻。该可编程参考阻抗产生器可包括由一第一参考阻抗控制输入来控制及耦接至该第二参考接脚的一第一可编程参考阻抗产生器，以及由一第二参考阻抗控制输入来控制及耦接至该内部参考电阻的第二端的一第二可编程参考阻抗产生器。在此情况中，该逻辑比较器可包括第一逻辑比较器以及第二逻辑比较器。第一逻辑比较器，用以调整该第一参考阻抗控制输入，以试图使一第一容忍度内的该外部参考电阻及该第一可编程参考阻抗产生器的电压相等。第二逻辑比较器，用以调整该第二参考阻抗控制输入，以试图使一第二容忍度内的该内部参考电阻及该第二可编程参考阻抗产生器的电压相等。该IC还可包括逻辑检测器，该逻辑检测器用以监测该第一参考阻抗控制输入，用以检测该外部参考电阻的存在，并且会产生其显示的一致能信号。该逻辑输出器基于该致能信号来选择该第一参考阻抗控制输入及该第二参考阻抗控制输入中的一个，以产生该输出阻抗控制输入。本专利技术的又一特征在于该IC还可包括逻辑输出偏压器，用以产生一调整值，其中该逻辑输出器包括逻辑偏压调整器，用以将该参考阻抗控制输入与该调整值结合，而产生该输出阻抗控制输入。本专利技术还可提供一种控制至少一个输出驱动器的下拉阻抗的方法，其包括施加一参考电压到一参考电阻，以及具有一参考阻抗输入的一参考阻抗产生器，周期性地调整该参考阻抗输入，以使该参考阻抗产生器的阻抗与一预定容忍度内的该参考电阻相等，以及基于该参考阻抗输入来控制至少一个输出阻抗产生器的一输出阻抗输入，其中每个输出阻抗产生器耦接至一对应输出驱动器。本专利技术提供的上述的方法还可包括感测该参考阻抗产生器以及与该参考电压串联的该参考电阻的一共同接面的电压，以及将共同接面的电压与该参考电压的一半进行比较。此方法还本文档来自技高网...

【技术保护点】
一种输出驱动器的阻抗控制器，其基于一参考值，来控制至少一个输出的下拉阻抗，包括有：一可编程参考阻抗产生器，用以产生由一参考阻抗控制输入所控制的一参考阻抗；至少一个输出驱动器，每个输出驱动器包括一可编程输出阻抗产生器，其耦接至 一对应输出，并且由一输出阻抗控制输入所控制；以及一阻抗匹配控制器，用以持续调整该参考阻抗控制输入，以使该参考阻抗与一预定容忍度内的该参考值匹配，并且基于该参考阻抗控制输入，而产生该输出阻抗控制输入。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：詹姆斯R朗勃格，
申请(专利权)人：智慧第一公司，
类型：发明
国别省市：US[美国]