三维堆叠的存储芯片以及电子设备制造技术

本申请实施例提供一种三维堆叠的存储芯片以及电子设备。该三维堆叠的存储芯片包括：第一动态存储阵列组件、第二动态存储阵列组件以及逻辑组件；其中，第一动态存储阵列组件包括第一超级块；响应于第一超级块为非失效块，第一超级块被配置为存储或输出优先级数据；第二动态存储阵列组件与第一动态存储阵列组件层叠连接，且第二动态存储阵列组件包括第二超级块，第二超级块与第一超级块具有相同的数据存储地址，响应于第二超级块为非失效块，第二超级块被配置为存储或输出优先级数据。该存储芯片的良率较高。芯片的良率较高。芯片的良率较高。

【技术实现步骤摘要】
三维堆叠的存储芯片以及电子设备


[0001]本技术涉及集成电路
，尤其涉及一种三维堆叠的存储芯片以及电子设备。

技术介绍

[0002]在动态随机存取存储器(Dynamic Random Access Memory，DRAM)的特殊应用中，会要求DRAM存储组件具有超级块，以存放系统中不允许出错、优先级较高的优先级数据，保证优先级数据的高可靠性。其中，DRAM中被要求存放优先级数据的特定DRAM阵列块被定义为超级块，超级块是根据优先级数据在DRAM阵列的寻址格式在整个DRAM存储阵列中指定的相应DRAM子阵列块。
[0003]然而，由于具有超级块的DRAM存储组件要求超级块区域数据存取的正确性为100％，一旦超级块存在不可修复的失效单元，则直接判定对应的存储芯片为失效芯片，使得存储芯片的良率较低。

技术实现思路

[0004]本申请提供一种三维堆叠的存储芯片以及电子设备，能够解决现有存储芯片良率较低的问题。
[0005]为解决上述技术问题，本申请采用的一个技术方案是：提供一种三维堆叠的存储芯片。该存储芯片包括：第一本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种三维堆叠的存储芯片，其特征在于，包括：第一动态存储阵列组件，包括第一超级块；响应于所述第一超级块为非失效块，所述第一超级块被配置为存储或输出优先级数据；第二动态存储阵列组件，与所述第一动态存储阵列组件层叠连接，且所述第二动态存储阵列组件包括第二超级块，所述第二超级块与所述第一超级块具有相同的数据存储地址，响应于所述第二超级块为非失效块，所述第二超级块被配置为存储或输出所述优先级数据。2.根据权利要求1所述的存储芯片，其特征在于，还包括：逻辑组件，与所述第一动态存储阵列组件和/或所述第二动态存储阵列组件层叠连接，以访问所述第一动态存储阵列组件和所述第二动态存储阵列组件。3.根据权利要求1所述的存储芯片，其特征在于，响应于所述第一超级块为失效块，所述第一超级块被配置为所述优先级数据的读/写屏蔽状态；和/或，响应于所述第二超级块为失效块，所述第二超级块被配置为所述优先级数据的读/写屏蔽状态。4.根据权利要求2所述的存储芯片，其特征在于，还包括：超级块仲裁选择电路，分别连接所述第一超级块和所述第二超级块，用于仲裁所述第一超级块和所述第二超级块是否为失效块，并基于仲裁结果控制所述第一超级块和所述第二超级块进行所述优先级数据的读/写任务。5.根据权利要求4所述的存储芯片，其特征在于，所述超级块仲裁选择电路还包括：失效块标记电路模块，存储有所述第一超级块和/或所述第二超级块是否为失效块的失效块标记信息；写屏蔽电路模块，与所述失效块标记电路模块连接；响应于接收到写数据指令，所述写屏蔽电路模块基于所述失效块标记信息对所述第一超级块和/或所述第二超级块进行所述优先级数据的写屏蔽；读屏蔽电路模块，与所述失效块标记电路模块连接，响应...

【专利技术属性】
技术研发人员：薛召召，宋炜哲，
申请(专利权)人：西安紫光国芯半导体有限公司，
类型：新型
国别省市：