用于基于行锤击的高速缓存锁定的设备和方法技术

用于基于行锤击的高速缓存锁定的设备、系统和方法。存储器的控制器可包含侵略者检测器电路，其确定地址是否为侵略者地址。所述控制器可包含跟踪器电路，其可对将地址识别为侵略者的次数进行计数，且可基于所述计数而确定所述侵略者地址是否为频繁侵略者地址。如果所述地址为频繁侵略者地址，那么可(例如，在设定时间量内)锁定与所述频繁侵略者地址相关联的高速缓存条目。在一些实施例中，所述控制器可包含第二跟踪器，其可确定所述频繁侵略者地址是否为高攻击地址。可改变与所述高攻击地址相关联的地址映射。联的地址映射。联的地址映射。

【技术实现步骤摘要】
用于基于行锤击的高速缓存锁定的设备和方法


[0001]本公开大体上涉及半导体装置，且更具体地说，涉及半导体存储器装置。

技术介绍

[0002]确切地说，本公开涉及易失性存储器，例如动态随机存取存储器(DRAM)。信息可作为物理信号存储在存储器的个别存储器单元上(例如，电容性元件上的电荷)。存储器可以是易失性存储器，且物理信号可随时间推移而衰减(其可能使存储在存储器单元中的信息降级或毁坏)。可能需要通过例如重写信息以将物理信号恢复到初始值来周期性地刷新存储器单元中的信息。
[0003]随着存储器组件的大小减小，存储器单元的密度大大增加。对特定存储器单元或存储器单元群组的各种存取模式(通常称为攻击(attack))可导致邻近存储器单元中的数据降级速率增大。作为目标刷新操作的一部分，可识别及刷新受攻击影响的存储器单元。存储器的控制器和/或存储器自身可跟踪对各种存储器地址的存取模式以便确定其是否参与攻击，使得其可刷新。然而，在刷新之后采取额外动作来缓解数据降级可为有用的。

技术实现思路

[0004]本公开的一个实施例提供一种设备本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种设备，其包括：处理器，其配置成将地址提供到存储器且接收与所述地址相关联的数据；逻辑，其配置成识别与特定地址相关联的所述存储器的行，改变与所述特定地址相关联的计数值，且基于所述计数值而确定与所述特定地址相关联的所述存储器的所述行已激活至少阈值次数；以及高速缓存，其配置成存储与所述特定地址相关联的数据，且配置成至少部分地基于所述行已激活至少所述阈值次数而管理所述高速缓存中的所述所存储数据。2.根据权利要求1所述的设备，其中所述逻辑进一步配置成部分地基于对与所述特定地址相关联的所述存储器的所述行已激活至少第二阈值次数的确定而识别所述存储器的所述行，其中所述第二阈值次数小于所述阈值次数。3.根据权利要求1所述的设备，其中所述高速缓存配置成基于一或多个准则而从所述高速缓存收回数据，且其中所述高速缓存至少部分地基于所述行已激活至少所述阈值次数而通过防止收回所述所存储数据来管理所述所存储数据。4.根据权利要求3所述的设备，其中所述高速缓存配置成在至少设定时间量内防止收回所述所存储数据。5.根据权利要求1所述的设备，其中所述逻辑进一步配置成确定与所述特定地址相关联的所述存储器的所述行是否已激活至少第二阈值次数，且在所述特定地址已激活至少所述第二阈值次数时使所述特定地址与第二行相关联，而非与所述行相关联。6.根据权利要求5所述的设备，其中所述逻辑进一步配置成改变第二计数值，且其中所述逻辑配置成至少部分地基于所述第二计数值而确定与所述特定地址相关联的所述存储器的所述行是否已激活至少第二阈值次数。7.根据权利要求5所述的设备，其中所述行包含第一类型的存储器单元，且其中所述第二行包含不同于所述第一类型的存储器单元的第二类型的存储器单元。8.一种系统，其包括：存储器；以及控制器，其配置成操作所述存储器，所述控制器包括：处理器，其配置成提供地址作为存取操作的一部分；逻辑，其配置成识别与特定地址相关联的所述存储器的行且改变与所述特定地址相关联的计数值，且基于所述计数值而确定与所述特定地址相关联的所述存储器的所述行已激活至少阈值次数；以及高速缓存，其配置成存储从所述存储器检索的与所述特定地址相关联的数据，且配置成至少部分地基于所述行已激活至少所述阈值次数而管理所述高速缓存中的所述所存储数据。9.根据权利要求8所述的系统，其中...

【专利技术属性】
技术研发人员：大卫，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：