地址选择电路及其控制方法、存储器技术

本公开实施例涉及一种地址选择电路及其控制方法、存储器，地址选择电路包括地址接收模块、行锤地址生成模块及译码模块，地址接收模块用于响应第一选择信号输出第一地址输出信号，第一地址输出信号包括接收的常规刷新地址信号或激活地址信号；行锤地址生成模块用于根据第一选择信号、实际激活地址信号及第一地址输出信号，生成第二地址输出信号及行锤地址冗余标识；译码模块用于根据第二地址输出信号及行锤地址冗余标识生成目标地址及实际激活地址信号。本实施例能够自动识别目标地址的行锤地址中的冗余地址，还能够自动识别出目标地址是否为冗余地址，对识别出的冗余地址进行修补，并刷新修补后字线对应的行锤地址，提高存储器的性能及可靠性。储器的性能及可靠性。储器的性能及可靠性。

【技术实现步骤摘要】
地址选择电路及其控制方法、存储器


[0001]本公开实施例涉及半导体存储
，特别是涉及一种地址选择电路及其控制方法、存储器。

技术介绍

[0002]随着半导体存储技术的快速发展，市场对半导体存储容量与存储性能的要求不断提高，导致单个存储位元的物理体积逐渐缩小。
[0003]然而，存储位元物理体积缩小会导致单个存储位元的存储电荷减少，及存储位元数据丢失的可能性增加。
[0004]为了抑制行锤效应，需要对行锤地址进行及时地刷新操作，以重新补充电荷，避免存储数据发生错误。因此，急需提供一种支持刷新操作的地址选择电路，以在确保单个存储位元的物理体积较小的情况下，提高存储器的存储性能及可靠性。

技术实现思路

[0005]基于此，有必要针对上述
技术介绍
中的技术问题，提供一种地址选择电路及其控制方法、存储器，能够自动识别行锤地址及冗余地址，以便于及时刷新行锤地址对应的存储位元，及修补冗余地址对应的存储位元，在保证存储阵列中存储位元的密度及数量不减少的情况下，提高存储器的存储性能及可靠性。
[0006]为实现上述目本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种地址选择电路，其特征在于，包括：地址接收模块，用于响应于第一选择信号输出第一地址输出信号，所述第一地址输出信号包括接收的常规刷新地址信号或激活地址信号；行锤地址生成模块，与所述地址接收模块连接，用于根据接收的所述第一选择信号、实际激活地址信号及所述第一地址输出信号，生成第二地址输出信号及行锤地址冗余标识；译码模块，与所述行锤地址生成模块连接，用于根据接收的所述第二地址输出信号及所述行锤地址冗余标识生成目标地址及所述实际激活地址信号。2.根据权利要求1所述的地址选择电路，其特征在于，所述地址接收模块包括：刷新地址生成器，用于生成常规刷新地址信号；第一选择器，用于接收所述常规刷新地址信号、所述激活地址信号及所述第一选择信号，用于在所述第一选择信号指示为激活状态期间，输出所述激活地址信号，及在所述第一选择信号指示为刷新状态期间，输出所述常规刷新地址信号。3.根据权利要求2所述的地址选择电路，其特征在于，所述行锤地址生成模块包括：行锤地址生成器，用于接收所述第一选择信号及所述实际激活地址信号，在所述第一选择信号为激活状态期间，根据所述实际激活地址信号生成行锤地址信号及行锤地址冗余标识；第二选择器，用于接收第二选择信号并连接所述行锤地址生成器的输出端、所述第一选择器的输出端，用于在接收到所述第二选择信号之前，依次接收并输出所述第一地址输出信号作为第二地址输出信号，在接收到所述第二选择信号时，中止输出所述第一地址输出信号，接收并输出所述行锤地址信号作为第二地址输出信号及输出所述行锤地址冗余标识，在输出完所述行锤地址信号后，继续接收并输出所述第一地址输出信号作为第二地址输出信号。4.根据权利要求3所述的地址选择电路，其特征在于，还包括：第一计数器，与所述第二选择器的控制端连接，用于对所述第二选择器输出的所述第一地址输出信号的次数进行计数，获取第一计数值，及在所述第一计数值等于第一预设值的情况下向所述第二选择器提供所述第二选择信号。5.根据权利要求4所述的地址选择电路，其特征在于，所述第二选择器在输出完所述行锤地址信号之后，所述第一计数器重置所述第一计数值，中止输出所述第二选择信号。6.根据权利要求3
‑
5任一项所述的地址选择电路，其特征在于，所述目标地址包括阵列字线地址、行锤冗余地址及行锤修补地址中至少一种，所述译码模块包括：初始译码单元，与所述第二选择器的输出端连接，用于接收所述第二地址输出信号和所述行锤地址冗余标识，在所述行锤地址冗余标识为非确认标识时，根据所述第二地址输出信号解码得到对应的阵列字线地址，在所述行锤地址冗余标识为确认标识时，根据所述第二地址输出信号解码得到对应的行锤冗余地址；第一比较单元，与所述第二选择器的输出端连接，用于在所述行锤地址冗余标识为非确认标识时，将所述第二地址输出信号对应的阵列字线地址与修补地址库中预存的修补地址比较，在确认所述修补地址库中包含与所述第二地址输出信号对应的阵列字线地址相同的修补地址时，输出所述相同的修补地址对应的行锤修补地址及对应的行锤修补地址标识；
第三选择器，被配置为：第一输入端与所述初始译码单元的输出端连接，第二输入端用于接收所述第一比较单元的输出的行锤修补地址，控制端用于接收所述第一比较单元输出的行锤修补地址标识，用于在所述行锤修补地址标识为非确认标识的情况下输出所述阵列字线地址或所述行锤冗余地址，及在所述行锤修补地址标识为确认标识的情况下输出所述行锤修补地址；编码回馈模块，与所述行锤地址生成模块、所述第二选择器和所述第一比较单元均连接，用于根据接收的所述第二地址输出信号、所述行锤修补地址及对应的行锤修补地址标识，生成并输出实际激活地址信号至所述行锤地址生成模块。7.根据权利要求6所述的地址选择电路，其特征在于：所述确认标识为“1”，所述非确认标识为“0”；或所述确认标识为“0”，所述非确认标识为“1”。8.根据权利要求6所述的地址选择电路，其特征在于，所述实际激活地址信号包括所述第二地址输出信号及行锤修补地址信号，所述编码回馈模块包括：编码单元，与所述第一比较单元的输出端连接，用于根据所述行锤修...

【专利技术属性】
技术研发人员：曹先雷，范习安，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：