一种倍增电容实现方法及其电路技术

本发明专利技术公开了一种倍增电容实现方法，其通过电容倍增电路对电容的容值进行倍增，将倍增后的等效电容集成到集成电路中。本发明专利技术可有效实现较大电容的集成电路集成，减小集成电路芯片面积，降低成本。

【技术实现步骤摘要】

本专利技术涉及集成电路设计
，特别是关于一种倍增电容实现方法及其电路。
技术介绍
目前，越来越多的家用电器、办公设备采用脉冲宽度调制PWM(Pulse-Width Modulation)开关类电源供电，而误差放大器则是PWM开关电源电路中的关键电路，为保证整个PWM开关电源系统稳定可靠工作，必须对误差放大器进行频率补偿，使其具有低通滤波特性并形成相应的零点以抵消系统中的其它极点。如图1所示电路是跨导型误差放大器的典型补偿电路。该补偿电路包括集成于集成电路内部的跨导型误差放大器10、集成电路外接的分立电阻11、集成电路外接的分立电容12，其中，分立电容12的电容值约数nF，由于电容值太大，无法作为集成器件集成到集成电路中去，必须作为外接分立器件。在PWM开关类电源系统中，FB端口接收系统输出电压的反馈信号并与集成电路内部的基准电压VREF进行比较输出一个放大的误差电流信号，此电流信号经过外接分立电容12滤波，产生一主极点，分立电阻11和电容12串联同时产生一个零点用于抵消系统中的其它极点。外接分立电阻和电容使系统更易于补偿。但是，该电路一方面由于需要额外管脚，不利于小型化封装的实现(小型化封装是实现各种电器系统小型化发展的前提，是集成电路发展的趋势)，同时随着集成电路的复杂程度越来越大，集成于集成电路中的电路功能越来越多，往往无法提供额外的管脚用于外接分立电阻和电容进行频率补偿；另一方面外接分立电阻和电容增加了系统的复杂程度，降低了系统的可靠性，同时增加了系统的成本。
技术实现思路
本专利技术的目的在于提供一种倍增电容实现方法及其电路，将电容集成到集成电路中去，有效地减小集成电路芯片面积，降低成本。本专利技术提供一种倍增电容实现方法通过电容倍增电路对电容的容值进行倍增，将倍增后的等效电容集成到集成电路中。所述倍增后的电容作为误差放大器的补偿电容集成到集成电路中。通过为电容的充电电流及放电电流提供额外通路进而对电容的容值倍增。所述电容的一端与电流放大器输入端连接，另一端与电流放大器输出端连接，经过所述电容的电流经电流放大器放大作为所述电容的充电及放电电流的另一通路。所述电流放大器工作在线性工作区，放大器输出端同时为充电电流和放电电流提供额外通路。所述电路包括一电容及电流放大器，所述电容的一个端口与电流放大器输入端连接，另一端口与电流放大器的输出端连接，所述电流放大器的输出端可等效为电容容值倍增后的虚拟电容。所述电流放大器工作在线性工作区。所述虚拟电容的电容值正比于实体电容的电容值乘以电流放大器电流增益与1之和。所述电流放大器包括第一电流源、第二电流源、偏值电路及放大电路，其中，所述电容分别与第一电流源和第二电流源相连接，电容的充电和放电电流经由所述电容和偏值电路，由放大电路放大后作为充电和放电电流的另一通路。所述放大电路指单管共射放大器，所述第一电流源作为单管共射放大器的有源负载与单管共射放大器的集电极相连，其连接点作为电流放大器的输出端；所述第二电流源作为偏值电路的偏值电流源，与偏值电路相连，连接点作为电流放大器的输入端；偏值电路为单管共射放大器的基极提供偏值，使放大器工作在线性区。所述单管共射放大器为一NPN，其集电极与所述第一电流源相连，连接端为所述电流放大器输出端，NPN发射集接地。所述偏值电路包括第二NPN和第三NPN，其中，第二NPN基极与第三NPN集电极相连，并且与所述第二电源相连，连接端为所述电流放大器输入端；第二NPN的发射极与第三NPN的基极相连，此连接点为所述单管共射放大器的基极偏值点；第二NPN集电极接电源，第三NPN的发射极与电阻相连，电阻的另一端接地。所述偏值电路包括第四NPN，该NPN的基极和集电极相连，并且与所述第二电源相连，连接端为所述电流放大器输入端；第四NPN的发射极与电阻相连，电阻的另一端接地。所述第一电流源和第二电流源为镜像电流源。所述镜像电流源电路包括六个PNP和一个电阻，其中，第一、第二、第三PNP的基极相连，其中第一和第三PNP的发射极接电源，第二PNP的发射极接电阻一端，电阻的另一端接电源；第四PNP的发射极接第一、第二、第三PNP的基极，第四PNP的集电极接地，第四、第五、第六PNP的基极与第一PNP的集电极相连，其连接点与电流源相连用于产生第一电流源和第二电流源；第五PNP的发射极与第二PNP的集电极相连，第五PNP的集电极作为所述第二电流源的输出；第六PNP的发射极与第三PNP的集电极相连，第六PNP的集电极作为所述第一电流源的输出。所述镜像电流源电路包括四个PNP和一个电阻，其中，第一、第二、第三PNP的基极相连，其中第一和第三PNP的发射极接电源，第二PNP的发射极接电阻一端，电阻的另一端接电源；第四PNP的发射极接第一、第二、第三PNP的基极，第四PNP的集电极接地，第二及第三PNP的极电集分别作为所述第二及第一电源流的输出。所述NPN及PNP可以相应全部或部分的由NMOS和PMOS代替。所述镜像电流源可以由NPN或NMOS产生。所述偏值电路可以由PNP或PMOS实现。所述放大电路由PNP或PMOS实现。本专利技术还公开一种误差放大补偿电路，包括集成于集成电路内部的跨导型误差放大器，还包括一集成于集成电路的倍增电路，所述放大器端口接收来自系统输出的电压信号，并与内部参考电压比较得出放大的误差信号，误差放大器的输出端同倍增电路相连进行频率补偿。所述倍增电路包括一电容及电流放大器，所述电容的一个端口与电流放大器输入端连接，另一端口与电流放大器的输出端连接，所述电流放大器的输出端可等效为电容容值倍增后的虚拟电容。所述电流放大器包括第一电流源、第二电流源、偏值电路及放大电路，其中，所述电容分别与第一电流源和第二电流源相连接，电容的充电和放电电流经由所述电容和偏值电路，由放大电路放大后作为充电和放电电流的另一通路。本专利技术通过电容倍增电路，将电容值较小的电容倍增，以实现电容值较大的等效电容，将其集成至集成电路中，可有效实现较大电容的集成电路集成，减小集成电路芯片面积，降低成本。附图说明图1是现有技术的误差放大器补偿电路示意图；图2是本专利技术的电容倍增等效电路示意图；图3是本专利技术实施例的误差放大器补偿电路示意图；图4本专利技术实施例的电容倍增电路示意图；图5本专利技术另一实施例简化电路结构结构图；图6本专利技术第三实施例简化电路结构示意图；图7本专利技术第四实施例简化电路结构示意图；图8本专利技术第五实施例简化电路结构示意图。具体实施例方式本专利技术主要解决如何将电容作为集成器件集成到集成电路中的相关问题。在集成电路中集成电容值较大的电容是非常困难的，因为集成电容的大小与用于制造电容的芯片面积成正比，集成1nF的实体电容需占用约1mm2的芯片面积。但是许多电路功能需要用到电容值比较大电容，而这些电容值较大的电容不能以真实的电容实体集成到集成电路中。本专利技术通过利用电容倍增电路解决上述问题。本专利技术的目的是提供一种倍增电容实现方法及其电路，将电容值较小的电容倍增，以实现电容值较大的等效电容，并用作误差放大器的补偿电容集成到集成电路中。本专利技术利用了为电容的充、放电电流提供额外通路的方法实现电容的倍增。实体电容的一端口与电流放大器输入端连接，另一端口与电流放大器输出端连接，流过实体电容的电本文档来自技高网...

【技术保护点】
一种倍增电容实现方法，其特征在于，通过电容倍增电路对电容的容值进行倍增，将倍增后的等效电容集成到集成电路中。

【技术特征摘要】

【专利技术属性】
技术研发人员：张旭光，
申请(专利权)人：BCD半导体制造有限公司，
类型：发明
国别省市：KY[]