将源时钟分频的多基准时钟合成器和方法技术

一种时钟合成器（１００）用于将源时钟Ｎ．Ｒ分频，其包括逻辑电路、延迟线（１０３）、选择电路、累加器（１１３）和时钟分频器电路。逻辑电路使Ｎ．Ｒ除以２↑［Ｍ］，以获得ＮＮＥＷ．ＲＮＥＷ，其中ＮＮＥＷ值为０，而ＲＮＥＷ值至少为０．５。延迟线接收第一时钟，并且具有多个延迟抽头（０、１、２），其中第一时钟基于源时钟。选择电路基于抽头选择值选择延迟抽头，并且提供延迟时钟。累加器针对延迟时钟的每个周期加入ＲＮＥＷ值，并且对总和值执行模函数，以生成抽头选择值。时钟分频器电路基于延迟时钟的选定转变使输出时钟转变，其是通过使第一时钟或延迟时钟进行２↑［Ｍ－１］分频而实现的。

【技术实现步骤摘要】
【国外来华专利技术】

【技术保护点】
一种时钟合成器，其使用至少为１的分数分频比Ｎ．Ｒ将源时钟分频，该时钟合成器包括：逻辑电路，其将分数分频比Ｎ．Ｒ除以２↑［Ｍ］，以提供新的数字值ＮＮＥＷ．ＲＮＥＷ，其中，所述ＮＮＥＷ值为０，而所述ＲＮＥＷ值至少为０．５；延迟线，其具有接收第一时钟的输入端并且具有多个延迟抽头，其中，所述第一时钟具有基于源时钟频率的频率；选择电路，其具有耦合到所述多个延迟抽头的多个可选输入端、接收抽头选择值的选择输入端、以及提供延迟时钟的输出端；累加器，其针对所述延迟时钟的每个周期将所述ＲＮＥＷ值加到总和值，并且对所述总和值执行模函数，以生成所述抽头选择值；和第一时钟分频器电路，其基于所述延迟时钟的选定转变使输出时...

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：辛达L弗林，
申请(专利权)人：飞思卡尔半导体公司，
类型：发明
国别省市：US[美国]