一种薄膜电阻元件制造技术

本实用新型专利技术提供了一种薄膜电阻元件，所述薄膜电阻元件包括基板；设置于基板一侧的金属层；设置于所述金属层表面的介电层，所述介电层包括至少1个开口；设置于所述介电层表面的连接层，所述连接层通过介电层的开口与金属层连接；设置于所述连接层表面的电阻层。本实用新型专利技术通过设置连接层在介电层表面，并与金属层、电阻层相连接，提高了单位面积的结合力，而且增加了异相材料的结合面积，提高了异相材料间的结合力，使得产品应用可靠性更高，制造稳定性更好。同时，本实用新型专利技术将电阻层裸露在金属层的外面，可用于精确的测试和控制电阻阻值，使产品电气性能更稳定。使产品电气性能更稳定。使产品电气性能更稳定。

【技术实现步骤摘要】
一种薄膜电阻元件


[0001]本技术属于薄膜器件
，涉及一种薄膜电阻元件。

技术介绍

[0002]在硅工艺中，元件之间的连接是经由接触或导孔从正面与元件形成接触。但是在制作薄膜电阻时，因为其厚度相当薄，接触或导孔的刻蚀要停止在薄膜电阻上有相当的困难度，并有工艺整合上的问题。当接触或导孔的刻蚀无法停在薄膜电阻上时，薄膜电阻也会一并被刻蚀，进而导致寄生的接触电阻产生，使得元件的电阻值不稳定。
[0003]CN 112992447A公开了一种薄膜电阻元件及其制造方法，该薄膜电阻元件的制造方法，包含依序形成电阻层、中间层及电极层于基板的表面上，先移除部分电极层、中间层及电阻层以形成第一图案，以及移除部分电极层及中间层以形成第二图案于电阻层上，藉中间层将小面积的电极层定型于电阻层上，可得到具有低接触阻抗特性的薄膜电阻元件。该薄膜电阻元件包含先于基板上依序形成电阻层、中间层及电极层的叠层结构，再结合不同图案的光阻及数次刻蚀方式使不同层的金属层形成所需的图案，以取得低接触面积的电阻层与电极层的薄膜电阻元件，藉中间层增加电极层与电阻层的附着性，此低金属接触面积的薄膜电阻元件具有稳定的阻值特性，不易受高温影响。
[0004]CN 207425835U公开了一种薄膜器件，用于防止由于因树脂层膨胀产生的应力而使薄膜电阻元件破损从而能够得到可靠性高的薄膜器件的。通过在配置于树脂层的与基板相反的一侧的树脂层形成为在俯视中与薄膜电阻元件重叠的第一束缚用薄膜，能够将薄膜电阻元件相对于基板压入，因此能够缓和由于在高温状态下树脂层膨胀而施加于薄膜电阻元件的弯曲应力，能够防止由于因树脂层的膨胀产生的应力而使薄膜电阻元件破损。
[0005]然而，由于采用多层异相材料的简单叠层，使得异相材料间结合力差，易出现分层脱离的可靠性问题。同时，电阻层在绝缘层和导体层的中间，使得电阻的精确测量和控制成为困难，产品电阻值波动大，电气性能不稳定。
[0006]如何改善分层脱离的情况，同时能够保证电阻值的稳定性，是薄膜器件领域，亟需解决的技术问题。

技术实现思路

[0007]针对现有技术存在的不足，本技术的目的在于提供了一种薄膜电阻元件，提高了单位面积的结合力，增加了异相材料之间的结合面积和结合力，使得产品应用的可靠性更高，制造稳定性更好。同时，可精确测试和控制电阻阻值，使产品电气性能更稳定。
[0008]为达此目的，本技术采用以下技术方案：
[0009]本技术提供了一种薄膜电阻元件，所述薄膜电阻元件包括基板；
[0010]设置于基板一侧的金属层；
[0011]设置于所述金属层表面的介电层，所述介电层包括至少1个开口；
[0012]设置于所述介电层表面的连接层，所述连接层通过介电层的开口与金属层连接；
[0013]设置于所述连接层表面的电阻层。
[0014]本技术通过设置连接层在介电层表面，并与金属层、电阻层相连接，提高了单位面积的结合力，而且增加了异相材料的结合面积，提高了异相材料间的结合力，使得产品应用可靠性更高，制造稳定性更好。同时，本技术将电阻层裸露在金属层的外面，可用于精确的测试和控制电阻阻值，使产品电气性能更稳定。
[0015]所述介电层包括至少1个开口，例如可以是1个开口、2个开口、5个开口、10个开口、12个开口、15个开口或20个开口，但不限于所列举的数值，数值范围内其它未列举的数值同样适用。
[0016]本技术所提供的薄膜电阻元件的电阻值可由电阻层覆盖所述介电层的上表面的长度决定。
[0017]所述基板为本领域常规半导体材料。例如可以是锗、硅、砷化镓、磷化镓、硫化镉、硫化锌、镓铝砷、镓砷磷、非晶态的玻璃半导体或有机半导体。
[0018]所述金属层的材料为本领域常规导电金属层材料，例如可以是银、铜、金、铝、钨、镍或铁。
[0019]所述介电层的材料为本领域常规的介电材料，例如氟硅玻璃、磷
‑
硅玻璃、硼
‑
硅玻璃、硼掺杂磷
‑
硅玻璃或四乙氧基硅烷等。
[0020]所述连接层的材料为常规可导电的非金属物质，例如导电聚合物、石墨或炭黑中的任意一种，所述连接层用于连接异相材料。通过设置连接层在介电层表面，并与金属层、电阻层相连接，提高了单位面积的结合力，而且增加了异相材料的结合面积，提高了异相材料间的结合力，使得产品应用可靠性更高，制造稳定性更好。
[0021]优选地，所述连接层的厚度为0.5
‑
3μm，例如可以是0.5μm、0.8μm、1μm、1.5μm、2μm、2.5μm、2.8μm或3μm，但不限于所列举的数值，数值范围内其它未列举的数值同样适用。
[0022]优选地，所述电阻层的厚度为5
‑
200nm，例如可以是5nm、10nm、20nm、30nm、50nm、70nm、100nm、150nm、170nm或200nm，但不限于所列举的数值，数值范围内其它未列举的数值同样适用。
[0023]优选地，所述电阻层覆盖连接层表面的95％以上，例如可以是95％、96％、97％、98％、99％或100％，但不限于所列举的数值，数值范围内其它未列举的数值同样适用。
[0024]优选地，所述电阻层完全覆盖所述连接层。
[0025]优选地，所述金属层的厚度为1
‑
20μm，例如可以是1μm、3μm、5μm、10μm、15μm、17μm或20μm，但不限于所列举的数值，数值范围内其它未列举的数值同样适用。
[0026]优选地，所述连接层与金属层的接触面积不小于金属层表面积的50％，例如可以是50％、52％、54％、56％、58％或60％，但不限于所列举的数值，数值范围内其它未列举的数值同样适用。
[0027]与现有技术相比，本技术的有益效果为：
[0028]本技术通过设置连接层在介电层表面，并与金属层、电阻层相连接，提高了单位面积的结合力，而且增加了异相材料的结合面积，提高了异相材料间的结合力，使得产品应用可靠性更高，制造稳定性更好。同时，本技术将电阻层裸露在金属层的外面，可用于精确的测试和控制电阻阻值，使产品电气性能更稳定。
附图说明
[0029]图1为本技术所提供的薄膜电阻元件的结构示意图。
[0030]其中，1
‑
基板，2
‑
金属层，3
‑
介电层，4
‑
连接层，5
‑
开口，6
‑
电阻层。
具体实施方式
[0031]需要理解的是，在本技术的描述中，术语“中心”、“纵向”、“横向”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本技术和简化描述，而不是指示或暗示本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种薄膜电阻元件，其特征在于，所述薄膜电阻元件包括基板；设置于基板一侧的金属层；设置于所述金属层表面的介电层，所述介电层包括至少1个开口；设置于所述介电层表面的连接层，所述连接层通过介电层的开口与金属层连接；设置于所述连接层表面的电阻层。2.根据权利要求1所述的薄膜电阻元件，其特征在于，所述连接层的厚度为0.5
‑
3μm。3.根据权利要求2所述的薄膜电阻元件，其特征在于，所述电阻层的厚度为5
...

【专利技术属性】
技术研发人员：张可，苏陟，喻建国，朱宇华，
申请(专利权)人：广州方邦电子股份有限公司，
类型：新型
国别省市：