用于防止Flash存储器误擦写的保护电路制造技术

本发明专利技术提供一种用于防止Flash存储器误擦写的保护电路，包括使能信号闸，用于接收使能信号、高压使能信号和高压配置信号，并产生内部使能信号以及内部高压配置信号；状态控制器，用于接收内部使能信号，之后产生第一、二状态信号；状态验证器，用于接收内部使能信号以及第一、二状态信号，并判断第一、第二信号的电平是否一致，若一致则发出高压状态信号；控制信号解码器，用于接收使能信号、第二状态信号和高压状态信号，控制解码器接收到高压状态信号后，则向Flash存储器的内部模块发送使能状态的高压控制信号。本发明专利技术的使能信号闸在芯片未复位或受到干扰情况下减少受到的干扰程度；避免对Flash内部的误擦写动作。避免对Flash内部的误擦写动作。避免对Flash内部的误擦写动作。

【技术实现步骤摘要】
用于防止Flash存储器误擦写的保护电路


[0001]本专利技术涉及半导体
，特别是涉及一种用于防止Flash存储器误擦写的保护电路。

技术介绍

[0002]随着集成电路行业发展，各类基于嵌入式系统的片上系统(SOC)芯片已经应用到各个领域，例如工控、视频等领域中，主要依赖嵌入式软件的设计来保证芯片完成所需的控制、监控、识别等具体功能。在MCU(微控制单元)、SOC类型的产品应用中，在应用过程需要保存预先编写的软件代码。在应用日益复杂的行业背景下，非挥发性存储器，尤其是Flash(闪存)被常见使用于这些架构中，其特点在于可被重写新的软件代码，通过软件更新提供新的功能。这些保存在非挥发性存储器中的数据的正确性决定了产品是否可用，对于产品生命周期非常重要。
[0003]随着这类芯片应用范围的推广，尤其是在极低电源电压场景下，此类芯片的工作环境非常恶劣，容易受到电源/地波动影响，造成内部逻辑异常。在小家电、电机控制等领域，电源波动等因素尤其明显。通常嵌入式闪存控制系统独立于软件控制，受到干扰后，易被触发误动作，尤其发生误擦写等动作后，造成部分数据异常情或丢失情况，将直接影响产品功能。由于这类误动作通常发生在实际应用环境下，而且往往影响部分数据，存在隐蔽性，不会直接表现异常，形成产品运行安全隐患，乃至可能造成无可挽回的损失。
[0004]在目前的嵌入式闪存中，对数据异常操作的禁止一般在控制器中加逻辑锁的方式实现，已有研究中，1)专利200810227986提出的一种防误擦写的数据保护技术，对FLASH擦写操作前，写入一串特定的命令字，只有在命令字都正确的情况下，才启动擦写命令，能防止误擦写发生。2)专利201710168401中提出了一种用两个控制信号与Flash控制信号做逻辑“与”，以实现外围控制信号对Flash的逻辑信号实现保护。
[0005]在现有技术中，在芯片处于逻辑正常情况下，已有专利技术能够降低或避免应用级误操作Flash发生的可能性。但当芯片处于较强干扰条件或上电复位前的状态时，内部逻辑寄存器的异常情况对Flash的误操作无法通过已有专利技术解决。
[0006]为此，需要一种保护电路，用于嵌入式闪存的控制电路中，能够在干扰条件下，避免内部Flash存储器受到异常条件下引发的误操作，保护数据安全及可靠性。

技术实现思路

[0007]鉴于以上所述现有技术的缺点，本专利技术的目的在于提供一种用于防止Flash存储器误擦写的保护电路，用于解决现有技术中当芯片处于较强干扰条件或上电复位前的状态时，内部逻辑寄存器的异常情况对Flash的误操作的问题。
[0008]为实现上述目的及其他相关目的，本专利技术提供一种用于防止Flash存储器误擦写的保护电路，包括：
[0009]使能信号闸，用于接收使能信号、高压使能信号和高压配置信号，并产生内部使能
信号以及内部高压配置信号；
[0010]状态控制器，用于接收内部使能信号，之后产生第一、二状态信号，
[0011]状态验证器，用于接收所述内部使能信号以及所述第一、二状态信号，并判断所述第一、第二信号的电平是否一致，若一致则发出高压状态信号；
[0012]控制信号解码器，用于接收所述使能信号、所述第二状态信号和所述高压状态信号，所述控制解码器接收到所述高压状态信号后，则向所述Flash存储器的内部模块发送使能状态的高压控制信号。
[0013]优选地，所述使能信号闸采用第一与门整合所述使能信号和高压使能信号产生所述内部使能信号。
[0014]优选地，所述第一与门的输出端分别电性连接有第一D触发器、反向器的输入端，所述反相器的输出端电性连接有第二D触发器的输入端，所述第一D触发器的正值输出端和所述第二D触发器的反值输出端分别电性连接有第二与门的输入端，所述第二与门的输出端用于提供所述高压使能信号。
[0015]优选地，所述第一、二D触发器分别设定置位后的值为0和1，对应所述高压使能信号的使能关闭状态。
[0016]优选地，所述高压使能信号和所述高压使能信号通过第三与门输出所述内部高压配置信号。
[0017]优选地，所述状态控制器包括第一、二状态控制模块和第一、二计数器，所述第一状态控制模块和所述第二状态控制模块用于根据所述高压状态信号切换至高压状态，并分别产生所述第一、二状态信号，所述第一、二计数器分别根据所述第一、二状态控制模块提供的启动信号进行启动计数，并分别将所述启动计数反馈至所述第一、二状态控制模块模块。
[0018]优选地，所述第一、二信号均定义全0值为起始状态，所述起始状态为所述内部高压配置信号处于关闭状态。
[0019]优选地，所述控制信号解码器用于将所述第二状态信号转化为所述内部模块能够适用的转换信号。
[0020]优选地，所述控制信号解码器包括第四与门和闪存信号解码模块，第二状态信号和所述高压状态信号通过所述第四与门输出得到所述转换信号，所述闪存信号解码模块用于将所述转换信号转化为所述高压控制信号。
[0021]优选地，所述第一、二状态信号一致，则输出的所述高压状态信号为高电平，若不一致，则输出的所述高压状态信号为低电平。
[0022]优选地，所述高压使能信号为低电平，则所述高压使能信号为低电平。
[0023]优选地，所述高压使能信号为低电平，则所述控制信号解码器不产生所述高压控制信号。
[0024]如上所述，本专利技术的用于防止Flash存储器误擦写的保护电路，具有以下有益效果：
[0025]本专利技术的使能信号闸(HV_EN_Gating)用于存储器一级保护，其结构中有2个结构相同的D触发器结构，正常情况，这两个D触发器内部保存的值通过控制逻辑确保保存不同值，而在芯片未复位或受到干扰情况下，这2个D触发器处在相邻位置，相应受到的干扰程度
比较接近，对应受到干扰后被所存的值由较大几率为相同值，如发生这类情况，对应高压使能信号，令内部高压控制信号保持为非使能状态；在一级保护基础上，本专利技术通过状态控制器和状态验证器组合用于存储器二级保护。状态控制器内部有2套相同结构的状态控制电路，即状态控制模块和计数器的组合，用于控制状态监控。两套状态控制电路独立运行，产生第一状态信号和第二状态信号。正常状态下，状态信号第一状态信号和第二状态信号应为相同状态，当状态信号发生不同时，说明内部寄存器发生了异常，状态验证器立即关闭Flash信号控制信号，避免对Flash内部的误擦写动作。
附图说明
[0026]图1显示为本专利技术的保护电路示意图；
[0027]图2显示为本专利技术的使能信号闸模块结构示意图；
[0028]图3显示为本专利技术的状态控制器结构示意图；
[0029]图4显示为本专利技术的控制信号解码器结构示意图。
具体实施方式
[0030]以下通过特定的具体实例说明本专利技术的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本专利技术的其他优点与功效。本专利技术还可以通过另外不同的具体实施方本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种用于防止Flash存储器误擦写的保护电路，其特征在于，包括：使能信号闸，用于接收使能信号、高压使能信号和高压配置信号，并产生内部使能信号以及内部高压配置信号；状态控制器，用于接收内部使能信号，之后产生第一、二状态信号；状态验证器，用于接收所述内部使能信号以及所述第一、二状态信号，并判断所述第一、第二信号的电平是否一致，若一致则发出高压状态信号；控制信号解码器，用于接收所述使能信号、所述第二状态信号和所述高压状态信号，所述控制解码器接收到所述高压状态信号后，则向所述Flash存储器的内部模块发送使能状态的高压控制信号。2.根据权利要求1所述的用于防止Flash存储器误擦写的保护电路，其特征在于：所述使能信号闸采用第一与门整合所述使能信号和高压使能信号产生所述内部使能信号。3.根据权利要求2所述的用于防止Flash存储器误擦写的保护电路，其特征在于：所述第一与门的输出端分别电性连接有第一D触发器、反向器的输入端，所述反相器的输出端电性连接有第二D触发器的输入端，所述第一D触发器的正值输出端和所述第二D触发器的反值输出端分别电性连接有第二与门的输入端，所述第二与门的输出端用于提供所述高压使能信号。4.根据权利要求3所述的用于防止Flash存储器误擦写的保护电路，其特征在于：所述第一、二D触发器分别设定置位后的值为0和1，对应所述高压使能信号的使能关闭状态。5.根据权利要求1所述的用于防止Flash存储器误擦写的保护电路，其特征在于：所述高压使能信号和所述高压使能信号通过第三与门输出所述内部高压配置信号。6.根据权利要求1所述的用于防止Flash存储器误擦写的保护电路，其特...

【专利技术属性】
技术研发人员：洪亮，胡晓明，李向阳，
申请(专利权)人：上海华力集成电路制造有限公司，
类型：发明
国别省市：