【技术实现步骤摘要】
数据加密方法、非易失性存储器装置和用户装置
[0001]本申请要求于2020年5月25日在韩国知识产权局(KIPO)提交的第10
‑
2020
‑
0062047号韩国专利申请的优先权，所述韩国专利申请的内容通过引用包括在此。
[0002]专利技术构思总体上涉及一种存储器装置，并且更具体地，涉及对非易失性存储器装置中的数据进行加密的方法、非易失性存储器装置以及包括非易失性存储器装置的用户装置。
技术介绍
[0003]半导体存储器装置是利用半导体(诸如，但不限于硅(Si)、锗(Ge)、砷化镓(GaAs)和磷化铟(InP))制造的存储设备。半导体存储器装置可根据在被切断电源时的存储器装置的数据保持特性而被分类为易失性存储器和非易失性存储器。
[0004]当电力中断时，易失性存储器可丢失存储的数据。然而，即使在没有施加的电力的情况下，非易失性存储器也保持存储的数据。
[0005]闪存是一种非易失性存储器，并且享有包括大容量存储能力、相对高的抗噪性和低功耗的优点。
[0...
【技术保护点】
【技术特征摘要】
1.一种对非易失性存储器装置中的数据进行加密的方法，非易失性存储器装置包括分别被配置为存储至少一个数据位的多个存储器单元的存储器单元阵列，所述方法包括：将数据编程到所述多个存储器单元之中的被选存储器单元中；在发展时段期间的第一时间感测被选存储器单元以提供随机数据，并在发展时段期间的第二时间感测被选存储器单元以提供主数据；使用随机数据对主数据进行加密以生成加密后的主数据；以及将加密后的主数据输出到外部电路，其中，随机数据的随机性基于被选存储器单元的阈值电压分布。2.根据权利要求1所述的方法，非易失性存储器装置还包括页缓冲器电路，存储器单元阵列包括多条字线和位线，并且其中，在发展时段期间的第一时间感测被选存储器单元以提供随机数据并在发展时段期间的第二时间感测被选存储器单元以提供主数据的步骤包括：在第一读取电压被施加到所述多条字线之中的连接到被选存储器单元的被选字线时，使用页缓冲器电路和位线对被选存储器单元执行双采样。3.根据权利要求1所述的方法，其中，在不使用单独的随机数生成器的情况下，执行使用随机数据对主数据进行加密的步骤。4.根据权利要求1所述的方法，其中，在发展时段期间，第一时间在第二时间之前。5.根据权利要求4所述的方法，其中，相比于发展时段的开始时间，第二时间更靠近发展时段的结束时间。6.根据权利要求1至5中的任意一项所述的方法，其中，非易失性存储器装置还包括加密电路，并且使用随机数据对主数据进行加密以生成加密后的主数据的步骤包括：使用加密电路对主数据和随机数据执行逻辑运算。7.根据权利要求6所述的方法，其中，逻辑运算是异或运算。8.根据权利要求6所述的方法，其中，逻辑运算是异或非运算。9.根据权利要求6所述的方法，其中，非易失性存储器装置还包括通过所述多条字线连接到存储器单元阵列的地址解码器，并且所述方法还包括：在发展时段期间的第一时间感测被选存储器单元以提供随机数据并在发展时段期间的第二时间感测被选存储器单元以提供主数据的同时，将第一读取电压施加到所述多条字线之中的被选字线。10.根据权利要求6所述的方法，其中，所述多个存储器单元中的每个被配置为使用多个阈值电压分布存储多个数据位。11.根据权利要求6所述的方法，其中，非易失性存储器装置还包括页缓冲器电路，在发展时段期间的第一时间感测被选存储器单元以提供随机数据的步骤包括：将随机数据存储在页缓冲器电路中，并且在发展时段期间的第二时间感测被选存储器单元以提供主数据的步骤包括：将主数据存储在页缓冲器电路中。12.根据权利要求11所述的方法，其中，页缓冲器电路包括第一数据锁存器和第二数据锁存器，随机数据被存储在第一数据锁存器中，并且
主数据被存储在第二数据锁存器中。13.一种非易失性存储器装置，包括：存储器单元阵列，包括多个页，并且所述多个页中的每个页包括分别被配置为存储至少一个数据位的多个存储器单元；页缓冲器电路，通过多条位线连接到存储器单元阵列，页缓冲器电路包括多个页缓冲器，所述多个页缓冲器分别被配置为在发展时段期间的第一时间和在发展时段期间的第二时间通过所述多条位线感测所述多个页之中的被选页中的存储器单元，以分别提供随机数据和主数据；加密电路，连接到页缓冲器电路，并且被配置为使用随机数据对主数据进行加密以生成加密后的主数据；数据输入/输出电路，连接到加密电路，并且被配置为将加密后的主数据输出到外部电路；以及控制电路，被配置为控制页...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。