一种寄存器保护电路制造技术

本申请实施例公开了一种寄存器保护电路，包括：信号传输逻辑电路、纠错电路和复位电路；信号传输逻辑电路为多条；多条信号传输逻辑电路设置为对第一节点的第一数值进行传输；纠错电路设置为多条信号传输逻辑电路中任一条信号传输逻辑电路传输的数值发生错误时，根据未发生错误的信号传输逻辑电路的输出数值对发生错误的信号传输逻辑电路的输出数值进行纠错，使得第二节点的接收数值为第一数值；复位电路设置为在多条信号传输逻辑电路所传输的数值均发生错误时，进行逻辑计算获取复位信号，并通过复位信号对期望复位的装置进行复位。通过该实施例方案，使得寄存器的保护电路具有容错机制，且开销小、结构简单。结构简单。结构简单。

【技术实现步骤摘要】
一种寄存器保护电路


[0001]本申请实施例涉及数据存储技术，尤指一种寄存器保护电路。

技术介绍

[0002]芯片(尤其是涉及到安全相关的芯片)中含有一些关键寄存器，这些寄存器的设定值通常控制着芯片内部重要信息访问使能(如：访问权限设定、加密逻辑使能、密钥访问使能等)或者其他功能的设定；寄存器的设定值的变化直接影响到芯片安全逻辑或者部分功能的有效性。一旦被篡改，将导致功能失效甚至芯片内部关键信息的泄露。因此对于关键寄存器的保护非常重要。
[0003]目前采用三模冗余和选举电路保护的策略对关键寄存器进行保护，但这些策略具有较大的逻辑开销，设计上也相对复杂，本文提供保护电路

技术实现思路

[0004]本申请实施例提供了一种寄存器保护电路，具有较强的容错能力，灵活的复位机制；且结构简单，资源开销小。
[0005]本申请实施例提供了一种寄存器保护电路，可以包括：信号传输逻辑电路、纠错电路和复位电路；所述信号传输逻辑电路为多条；
[0006]多条所述信号传输逻辑电路，设置为对第一节点的第一数值进行传输；
[0007]所述纠错电路，设置为在多条所述信号传输逻辑电路中的任意一条信号传输逻辑电路所传输的数值发生错误时，根据未发生错误的信号传输逻辑电路的输出数值对发生错误的信号传输逻辑电路的输出数值进行纠错，以使得第二节点的接收数值为所述第一数值；
[0008]所述复位电路，设置为在多条所述信号传输逻辑电路所传输的数值均发生错误时，根据发生错误的信号传输逻辑电路的输出数值进行逻辑计算获取复位信号，并通过所述复位信号对期望复位的装置进行复位。
[0009]在本申请的示例性实施例中，多条所述信号传输逻辑电路的输入端与所述第一节点相连；
[0010]所述纠错电路的输入端与多条所述信号传输逻辑电路的输出端相连，所述纠错电路的第一输出端与第二节点相连；
[0011]所述复位电路的第一输入端与所述纠错电路的第二输出端相连，所述复位电路的第二输入端与所述第一节点相连，所述复位电路的输出端与所述期望复位的装置的复位端相连。
[0012]在本申请的示例性实施例中，所述第一数值为第一逻辑值或第二逻辑值；
[0013]多条所述信号传输逻辑电路包括：第一信号传输逻辑电路和第二信号传输逻辑电路；
[0014]所述第一信号传输逻辑电路和所述第二信号传输逻辑电路均包含D触发器。
[0015]在本申请的示例性实施例中，所述第一信号传输逻辑电路包含的D触发器和所述第二信号传输逻辑电路包含的D触发器存储相反的逻辑值。
[0016]在本申请的示例性实施例中，当所述第一数值为第一逻辑值时：
[0017]所述第一信号传输逻辑电路包括：第一D触发器和第一非门；
[0018]所述第一D触发器的输入端作为所述第一信号传输逻辑电路的输入端，与所述第一节点相连；
[0019]所述第一D触发器的输出端与所述第一非门的输入端相连；
[0020]所述第一非门的输出端作为所述第一信号传输逻辑电路的输出端，与所述纠错电路的输入端相连；
[0021]所述第二信号传输逻辑电路包括：第二D触发器和第二非门；
[0022]所述第二非门的输入端作为所述第二信号传输逻辑电路的输入端，与所述第一节点相连；
[0023]所述第二非门的输出端与所述第二D触发器的输入端相连；
[0024]所述第二D触发器的输出端作为所述第二信号传输逻辑电路的输出端，与所述纠错电路的输入端相连。
[0025]在本申请的示例性实施例中，所述纠错电路包括：第一与门和第三非门；
[0026]所述第一与门的输入端作为所述纠错电路的输入端，与所述第一信号传输逻辑电路和所述第二信号传输逻辑电路的输出端相连；
[0027]所述第一与门的输出端与所述第三非门的输入端相连；
[0028]所述第三非门的输出端作为所述纠错电路的第一输出端，与所述第二节点相连。
[0029]在本申请的示例性实施例中，所述复位电路包括：第一与非门；
[0030]所述第一与非门的第一输入端作为所述复位电路的第一输入端，与所述第一与门的输出端相连，所述第一与门的输出端作为所述纠错电路的第二输出端；
[0031]所述第一与非门的第二输入端作为所述复位电路的第二输入端，与所述第一节点相连；
[0032]所述第一与非门的输出端作为所述复位电路的输出端，与所述期望复位的装置的复位端相连。
[0033]在本申请的示例性实施例中，当所述第一数值为第二逻辑值时：
[0034]所述第一信号传输逻辑电路包括：第三D触发器和第四非门；
[0035]所述第三D触发器的输入端作为所述第一信号传输逻辑电路的输入端，与所述第一节点相连；
[0036]所述第三D触发器的输出端与所述第四非门的输入端相连；
[0037]所述第四非门的输出端作为所述第一信号传输逻辑电路的输出端，与所述纠错电路的输入端相连；所述第二信号传输逻辑电路包括：第五非门和第四D触发器；
[0038]所述第五非门的输入端作为所述第二信号传输逻辑电路的输入端，与所述第一节点相连；
[0039]所述第五非门的输出端与所述第四D触发器的输入端相连；
[0040]所述第四D触发器的输出端作为所述第二信号传输逻辑电路的输出端，与所述纠错电路的输入端相连。
[0041]在本申请的示例性实施例中，所述纠错电路包括：第一或门和第六非门；
[0042]所述第一或门的输入端作为所述纠错电路的输入端，与所述第一信号传输逻辑电路和所述第二信号传输逻辑电路的输出端相连；
[0043]所述第一或门的输出端与所述第六非门的输入端相连；
[0044]所述第六非门的输出端作为所述纠错电路的第一输出端，与所述第二节点相连。
[0045]在本申请的示例性实施例中，所述复位电路包括：第一异或门；
[0046]所述第一异或门的第一输入端作为所述复位电路的第一输入端，与所述第一或门的输出端相连，所述第一或门的输出端作为所述纠错电路的第二输出端；
[0047]所述第一异或门的第二输入端作为所述复位电路的第二输入端，与所述第一节点相连；
[0048]所述第一异或门的输出端作为所述复位电路的输出端，与所述期望复位的装置的复位端相连。
[0049]在本申请的示例性实施例中，多条所述信号传输逻辑电路在印刷电路板PCB或芯片内部的走线进行离散分布。
[0050]与相关技术相比，本申请实施例包括：信号传输逻辑电路、纠错电路和复位电路；所述信号传输逻辑电路为多条；多条所述信号传输逻辑电路，设置为对第一节点的第一数值进行传输；所述纠错电路，设置为在多条所述信号传输逻辑电路中的任意一条信号传输逻辑电路所传输的数值发生错误时，根据未发生错误的信号传输逻辑电路的输出数值对发生错误的信号传输逻辑电路的输出数值进行纠错，以使得第二节点的接收数值为所述第一数值本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种寄存器保护电路，其特征在于，包括：信号传输逻辑电路、纠错电路和复位电路；所述信号传输逻辑电路为多条；多条所述信号传输逻辑电路，设置为对第一节点的第一数值进行传输；所述纠错电路，设置为在多条所述信号传输逻辑电路中的任意一条信号传输逻辑电路所传输的数值发生错误时，根据未发生错误的信号传输逻辑电路的输出数值对发生错误的信号传输逻辑电路的输出数值进行纠错，以使得第二节点的接收数值为所述第一数值；所述复位电路，设置为在多条所述信号传输逻辑电路所传输的数值均发生错误时，根据发生错误的信号传输逻辑电路的输出数值进行逻辑计算获取复位信号，并通过所述复位信号对期望复位的装置进行复位。2.根据权利要求1所述的寄存器保护电路，其特征在于，多条所述信号传输逻辑电路的输入端与所述第一节点相连；所述纠错电路的输入端与多条所述信号传输逻辑电路的输出端相连，所述纠错电路的第一输出端与第二节点相连；所述复位电路的第一输入端与所述纠错电路的第二输出端相连，所述复位电路的第二输入端与所述第一节点相连，所述复位电路的输出端与所述期望复位的装置的复位端相连。3.根据权利要求2所述的寄存器保护电路，其特征在于，所述第一数值为第一逻辑值或第二逻辑值；多条所述信号传输逻辑电路包括：第一信号传输逻辑电路和第二信号传输逻辑电路；所述第一信号传输逻辑电路和所述第二信号传输逻辑电路均包含D触发器；且所述第一信号传输逻辑电路包含的D触发器和所述第二信号传输逻辑电路包含的D触发器存储相反的逻辑值。4.根据权利要求3所述的寄存器保护电路，其特征在于，当所述第一数值为所述第一逻辑值时：所述第一信号传输逻辑电路包括：第一D触发器和第一非门；所述第一D触发器的输入端作为所述第一信号传输逻辑电路的输入端，与所述第一节点相连；所述第一D触发器的输出端与所述第一非门的输入端相连；所述第一非门的输出端作为所述第一信号传输逻辑电路的输出端，与所述纠错电路的输入端相连；所述第二信号传输逻辑电路包括：第二D触发器和第二非门；所述第二非门的输入端作为所述第二信号传输逻辑电路的输入端，与所述第一节点相连；所述第二非门的输出端与所述第二D触发器的输入端相连；所述第二D触发器的输出端作为所述第二信号传输逻辑电路的输出端，与所述纠错电路的输入端相连。5.根据权利要求4所述的寄存器保护电路，其特征在于，所述纠错电路包括：第一与门和第三非门；所述第一与门的输入端作为所述纠错电路的输入端，与所述第一信号传输逻辑电路和...

【专利技术属性】
技术研发人员：卓越，孙超，顾申，郭锐，
申请(专利权)人：合肥大唐存储科技有限公司，
类型：发明
国别省市：