具有嵌入式存储器模块的集成电路制造技术

本公开涉及一种用于在集成电路中的多个嵌入式存储器上的扫描移位操作期间保持稳定性的系统和方法。本文所公开的例子包括一种集成电路(100)，所述集成电路包括多个存储器模块(1011‑

【技术实现步骤摘要】
具有嵌入式存储器模块的集成电路


[0001]本公开涉及一种用于在集成电路中的多个嵌入式存储器上的扫描移位操作期间保持稳定性的系统和方法。

技术介绍

[0002]集成电路(IC)可以包括嵌入式存储器。在一些情况下，具体地在需要较大存储器容量的情况下，存储器可以分成分布在整个IC上的多个较小存储器模块。这可以使功耗降低。然而，使用多个存储器模块确实需要针对每一存储器地址使用更多边界逻辑，例如测试多路复用器。在扫描移位操作中，IC的正常工作模式被暂停，并且IC中的多个触发器作为长移位寄存器连接。这使得能使用单个输入引脚将串行输入测试模式加载到由触发器形成的扫描链。将结果从扫描链移出并将其与预期结果进行比较，以验证IC是否正常工作。当在具有多个存储器模块的IC中执行此扫描移位操作时，与正常工作模式相比，较大量的边界逻辑可能会使切换速率更高。这可能会导致较大的IR降并且可能在扫描移位操作期间产生不正确的结果，除非扫描移位操作减速以防止发生这一情况。可以使用各种技术来减少这一IR降效应。可以使用可替换测试模式来减少在扫描移位操作期间触发器同时切换的次数。可以通过在扫描移位操作期间关断触发器输出来修改IC的设计，以使由触发器输出驱动的电路元件不会发生任何变化。扫描链中的触发器可以被设计成具有用于功能和扫描连接的单独输出引脚。然而，此类解决方案可能需要额外硬件或可能降低IC的性能且可能影响扫描测试定时路径的功能。

技术实现思路

[0003]本公开大体上涉及一种集成电路，其包括多个存储器模块和内建自测(BIST)控制器，其中所述BIST控制器和存储器模块被布置和配置成减少在扫描移位操作期间所述存储器模块中单元的切换。
[0004]根据第一方面，提供一种集成电路，包括多个存储器模块和内建自测(BIST)控制器，
[0005]所述BIST控制器包括：
[0006]多个BIST多路复用器，其可由BIST控制输入和扫描启用输入在多个BIST输入中的对应一个与逻辑零之间选择，使得当所述BIST控制输入启用而所述扫描启用输入未启用时，所述多个BIST多路复用器中的每一个输出对应BIST输入的值，否则输出所述逻辑零；以及
[0007]逻辑电路，其被布置成在BIST模式输入启用而所述扫描启用输入未启用时启用第一BIST模式输出，并且在所述BIST模式输入启用或所述扫描启用输入启用时启用第二BIST模式输出，
[0008]每一存储器模块包括：
[0009]存储器；
[0010]第一多路复用器，其具有可由所述第二BIST模式输出选择的第一输入和第二输入，使得当所述第二BIST模式输出启用时，第一多路复用器将在所述第一输入处接收到的所述多个BIST多路复用器中的对应一个的输出传递到所述存储器，否则将功能输入传递到所述存储器；以及
[0011]第二多路复用器，其具有可由所述第一BIST模式输出选择的第一输入和第二输入，使得当所述第一BIST模式输出启用时，所述第二多路复用器将在所述第二输入处接收到的所述存储器的输出传递到BIST输出，否则将逻辑零从所述第一输入传递到所述BIST输出。
[0012]使用存储器BIST控制器能防止存储器边界逻辑在扫描移位操作期间切换，进而可以减少或避免由IR电压降引起的功率问题。在预烧扫描测试期间，可以停用所述扫描启用输入以允许存储器逻辑尽可能多地切换。
[0013]BIST控制器布置的优点在于：由于组件数量的少量增加，扫描移位操作期间的切换次数减少了，这可能会给整个IC增加最少的成本或不增加其成本。
[0014]所述集成电路可以包括反相器和第一“与”门，所述反相器具有连接到所述扫描启用输入的输入，并且所述第一“与”门具有连接到所述反相器的输出的第一输入和连接到所述BIST控制输入的第二输入，所述第一“与”门的输出连接到所述多个BIST多路复用器中的每一个的选择输入。
[0015]所述逻辑电路可以包括第二“与”门，其中所述BIST模式输入和所述反相器的所述输出连接到所述第二“与”门的输入，所述“与”门的输出提供所述第一BIST模式输出。
[0016]所述逻辑电路可以包括“或”门，所述扫描启用输入和所述BIST模式输入连接到所述“或”门的输入，所述“或”门的输出提供所述第二BIST模式输出。
[0017]根据第二方面，提供一种根据第一方面操作集成电路的方法，所述方法包括通过以下方式对所述存储器模块执行扫描移位操作：
[0018]启用所述扫描启用输入、所述BIST控制输入和所述BIST模式输入；
[0019]向所述BIST输入提供输入信号；并且
[0020]从每一存储器模块的所述BIST输出接收输出信号。
[0021]与所述第一方面有关的其它特征也可以根据所述第二方面应用于所述集成电路。
[0022]本专利技术的这些以及其它方面将通过下文所描述的实施例显而易见，并且将参考下文所描述的实施例阐明本专利技术的这些以及其它方面。
附图说明
[0023]将参考图式仅借助于例子描述实施例，在附图中：
[0024]图1是具有BIST控制器和多个存储器模块的集成电路的示意图；
[0025]图2是示例BIST控制器的示意图；
[0026]图3是示例存储器模块的示意图；
[0027]图4是在常规扫描移位操作期间的存储器边界的一系列波形的曲线图；
[0028]图5是使用示例BIST控制器的在扫描移位周期内的存储器边界的一系列波形的曲线图；
[0029]图6是常规多存储器IC的随装置电压而变的IR降的实例数的曲线图；
[0030]图7是结合示例BIST控制器的多存储器IC的随装置电压而变的IR降的实例数的曲线图；并且
[0031]图8是示出操作本文所公开的示例IC的示例方法的示意流程图。
[0032]应注意，图是图解说明且未按比例绘制。为在图式中清楚和方便起见，这些图的各部分的相对尺寸和比例已通过在大小上放大或缩小而示出。相同的附图标记一般用于指代修改的和不同的实施例中的相应或类似特征。
具体实施方式
[0033]图1示出具有多个存储器模块1011‑
n
的示例集成电路(IC)100。为清楚起见而未在图1中示出的其它组件也可以存在于IC 100中。存储器模块1011‑
n
中的每一个在内建自测操作期间的操作由BIST控制器102控制，所述BIST控制器102向每一存储器模块1011‑
n
提供信号以停用正常操作且实际上使其在BIST控制器102的控制下操作。
[0034]图2示出示例BIST控制器102的另外细节。BIST控制器102包括：用于启用扫描移位操作的扫描启用输入106；用于启用BIST操作的BIST控制输入105；用于确定待采用的BIST模式的BIST模式输入109；以及用于n个多路复用器1031‑
n
中的每一个的BIST输入1041‑...

【技术保护点】

【技术特征摘要】
1.一种集成电路(100)，其特征在于，包括多个存储器模块(1011‑
n
)和内建自测(BIST)控制器(102)，所述BIST控制器(102)包括：多个BIST多路复用器(1031‑
n
)，其能由BIST控制输入(105)和扫描启用输入(106)在多个BIST输入(1041‑
n
)中的对应一个与逻辑零之间选择，使得当所述BIST控制输入(105)启用而所述扫描启用输入(106)未启用时，所述多个BIST多路复用器(1031‑
n
)中的每一个输出对应BIST输入(1041‑
n
)的值，否则输出所述逻辑零；以及逻辑电路(107)，其被布置成在BIST模式输入(109)启用而所述扫描启用输入(106)未启用时启用第一BIST模式输出(108)，并且在所述BIST模式输入(109)启用或所述扫描启用输入(106)启用时启用第二BIST模式输出(110)，每一存储器模块(1011‑
n
)包括：存储器(201)；第一多路复用器(202)，其具有能由所述第二BIST模式输出(110)选择的第一和第二输入(203，204)，使得当所述第二BIST模式输出(110)启用时，第一多路复用器(202)将在所述第一输入(203)处接收到的所述多个BIST多路复用器中的对应一个的输出传递到所述存储器(201)，否则将功能输入(204)传递到所述存储器(201)；以及第二多路复用器(206)，其具有能由所述第一BIST模式输出(108)选择的第一和第二输入(207，208)，使得当所述第一BIST模式输出(209)启用时，所述第二多路复用器(206)将在所述第二输入(208)处接收到的所述存储器(201)的输出(210)传递到BIST输出(211
x
)，否则将逻辑零从所述第一输入(207)传递到所述BIST输出(211
x
)。2.根据权利要求1所述的集成电路(100)，其特征在于，包括反相器(111)和第一“与”门(112)，所述反相器(111)具有连接到所述扫描启用输入(106)的输入，并且所述第一“与”门(112)具有连接到所述反相器(111)的输出的第一输入和连接到所述BIST控制输入(105)的第二输入，所述第一“与”门(112)的输出连接到所述多个BIST多路复用器(1031‑
n
)中的每一个的选择输入(1151‑
n
)。3.根据权利要求2所述的集成电路(100)，其特征在于，所述逻辑电路(107)包括第二“与”门(113)，其中所述BIST模式输入(109)和所述反相器(111)的所述输出连接到所述第二“与”门(113)的输入，所述“与”门(113)的输出提供所述第一BIST模式输出(108)。4.根据权利要求2所述的集成电路(100)，其特征在于，所述逻辑电路(107)包括“或”门(114)，所述扫描启用输入(106)和所述BIST模式输入(109)连接到所述“或”门(114)的输入，所述“或”门(114)的输出提供所述第二BIST模式输出(110)。5.一种操作集成电路(100)的方法，其特征在于，所述集成电路(100)包括多个存储器模块(1011‑
n
)和内建自测(BIST)控制器(102)，所述BIST控制器(102)包括：多个BIST...

【专利技术属性】
技术研发人员：杨文彬，桑伟伟，
申请(专利权)人：恩智浦美国有限公司，
类型：发明
国别省市：