本发明专利技术公开了一种多速率可调节采样率频率测量ASIC芯片，包括：周期计数模块，用于将被测硅微谐振式加速度计的模拟振荡信号F同步到晶振提供的基准时钟clk，用基准时钟对同步后的模拟振荡信号进行计数后输出计数值N；非线性补偿模块，用于将计数值N转化为和频率的平方成正比的定点数M，然后和输入振荡信号F对齐，后输出对齐后的定点数Dout；任意采样率调节模块，用于调节输出定点数Dout的采样率，实现任意采样率的输出最终的定点值Dout3；数字接口模块，用于和上位机通信，包括配置寄存器和将数据输出到上位机。本发明专利技术能够实现硅微谐振式加速度计数字化输出，解决了硅微谐振式加速度计输出非线性的问题。速度计输出非线性的问题。速度计输出非线性的问题。
【技术实现步骤摘要】
一种多速率可调节采样率频率的测量ASIC芯片
[0001]本专利技术涉及数字信号处理与硬件编程领域，涉及一种对频率测量算法在专用集成电路上的实现，具体涉及一种多速率可调节采样率频率的测量ASIC(Application Specific Integrated Circuit)芯片。
技术介绍
[0002]频率是最基本的物理量之一，尤其在电子技术和数字信号处理领域中，因频率信号的高抗干扰性和传输方便的优点，以频率为输出量的传感器在航天航空、导航、卫星定位、反导系统等多领域不断兴起，低功耗高精度的测频方法成为了各国专家研究热点。对振荡信号的频率测量方法主要有锁相环法、计数法和微分法。(1)2000年韩国三星电子提出了一种基于锁相环的测频电路，利用压控振荡器控制信号与频率成正比的特性实现频率识别(朴贤洙，沈载晟，元容光。检测数字锁相环频率的方法。公开号：CN1171386C)。锁相环测频法优点是灵敏度高、精度高，缺点是锁相环是一个闭环系统，在大带宽信号测试时会出现失锁现象，锁相环测频不具有良好的稳定性；(2)2014年南京理工大学提出的一种基于微分测频算法实现测频的方法(夏国明，林晨，施芹，裘安萍，苏岩，丁衡高。一种基于数字信号处理器平台的微分测频系统。公开号:CN204330882U)。微分测频方法优点是不需要额外的基准时钟，抗噪性强，稳定性好，缺点是功耗比较大，不能集成。(3)2012年浙江大学提出了一种基于计数器的测频电路(王睿。一种多功能高精度数字频率计。公开号：CN202362380U)。优点是结构简单，功耗低，缺点是和谐振式加速度计匹配度不高，输出非线性较大，精度也达不到要求。综上所述，上述测频方法都有各自的优劣特性，难以适应硅微谐振式加速度计低功耗高精度大带宽的频率读取要求。
技术实现思路
[0003]本专利技术的目的在于提供一种多速率可调节采样率频率的测量ASIC芯片，以实现硅微谐振式加速度计数字化输出具有sigma
‑
delta噪声调制效果、输出采样率可任意调节、对以频率表征加速度信号均值无误差。
[0004]实现本专利技术目的的技术解决方案为：
[0005]一种多速率可调节采样率频率测量ASIC芯片，包括：
[0006]周期计数模块，用于将被测硅微谐振式加速度计的模拟振荡信号F同步到晶振提供的基准时钟clk，输出同步后方波信号F1，用基准时钟对同步后方波信号F1进行计数后输出计数值N；
[0007]非线性补偿模块，用于将计数值N转化为和频率的平方成正比的定点数M，然后和同步后方波信号F1对齐，后输出对齐后的定点数Dout；
[0008]任意采样率调节模块，用于调节输出Dout的采样率，实现任意采样率的输出最终的定点值Dout3；
[0009]数字接口模块，用于和上位机通信，包括配置寄存器和将数据输出到上位机。
[0010]本专利技术与现有技术相比，其显著优点是：
[0011](1)本测频方法有着一阶sigma
‑
delta噪声调制原理，大大抑制输出频率中低频量化噪声，实现了在0.1Hz～1Hz带宽内噪声水平0.1mHz/rtHz；
[0012](2)通过非线性补偿模块，使输出数据正比于频率的平方，保证了以频率表征加速度信号均值无误差；
[0013](3)通过采样率可调节模块，实现了多采样率输出，满足了不同的使用场景；
[0014](4)针对硅微谐振式加速度计，对ASIC芯片进行了专门的优化设计，重新设计了电路中的乘方器、除法器、CIC滤波器，减小了ASIC的面积、功耗，实现了在1.1mm*2.6mm面积，10mW的功耗高精度输出。
附图说明
[0015]图1是本专利技术多速率可调节采样率频率测量ASIC芯片的结构示意图。
[0016]图2是周期计数法计数中的误差示意图。
[0017]图3是量化噪声模型图。
[0018]图4(a
‑
b)分别是噪声整形功率谱密度的幅频特性曲线。
[0019]图5是本专利技术多速率可调节采样率频率测量ASIC芯片的版图示意图。
[0020]图6是本专利技术多速率可调节采样率频率测量ASIC芯片的输出频率噪声水平。
具体实施方式
[0021]下面结合附图及具体实施例对本专利技术做进一步的介绍。
[0022]本实施例的一种多速率可调节采样率频率测量ASIC芯片，整体结构如图1所示，包括从输入端开始顺次设置的周期计数模块、非线性补偿模块、任意采样率调节模块、数字接口模块。
[0023]所述周期计数模块包括同步器单元、计数器单元、上升边沿检测器单元、比较器单元、减法器单元；
[0024]结合图2，硅微谐振式加速度计的模拟振荡信号F输入到周期计数模块，
[0025]首先利用同步器设置两级寄存器打两拍的方式将模拟振荡信号F同步到基准时钟clk，输出同步后方波信号F1，通过计数器通过基准时钟clk不断计数，计数值为cnt，位宽设置为12bit，通过上升边沿检测器中的两个寄存器检测同步后方波信号F1的上升沿，输出值为fa，fb即
[0026]fa＜＝F1，fb＜＝fa
[0027]当fa等于1并且fb等于0时，表示检测到上升沿，通过减法器中两个12bit位宽的寄存器保存上升沿时计数器的值cnt，即
[0028]reg1＜＝cnt，reg2＜＝reg1
[0029]输出的计数值N经减法器输出
[0030]N＝reg2
‑
reg1
[0031]当检测到上升沿时，指示信号N
rd
＝1，其他时候，N
rd
＝0。
[0032]在同步器将模拟振荡信号F同步到基准时钟clk操作时，会引入量化误差，本实施例的解决方法为采用过采样技术多次平均，将量化误差补偿。根据图2的原理，假设模拟振
荡信号F的真值为R，量化输入为y，量化值为N，在t＝n时刻它们的关系为y[n]＝R[n]‑
N[n
‑
1]+y[n
‑
1][0033]周期计数的量化误差累计模型如图3所示。假设量化器的误差为e，即
[0034]e[n]＝N[n]‑
y[n][0035]则量化误差的传递公式可以表示为
[0036]N[n]＝R[n]+e[n]‑
e[n
‑
1][0037]量化输出N与真值R的误差表示为Q，则Q与量化器的误差e在t时刻的关系为Q[n]＝N[n]‑
R[n]＝e[n]‑
e[n
‑
1][0038]通过z变换可表示为
[0039]Q(z)＝e(z)(1
‑
z
‑1)
[0040]在频域中，用e
jω
代替z，则调制后量化噪声的功率谱可以表示为
[0041][0042]S
e
(w)是量化器的单边功率谱密度，可以近似为白噪本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种多速率可调节采样率频率测量ASIC芯片，其特征在于，包括：周期计数模块，用于将被测硅微谐振式加速度计的模拟振荡信号F同步到晶振提供的基准时钟clk，输出同步后的方波信号F1，用基准时钟对同步后的方波信号F1进行计数后输出计数值N；非线性补偿模块，用于将计数值N转化为和频率的平方成正比的定点数q，然后将定点数q和同步后的方波信号F1对齐后，输出对齐后的定点数Dout；任意采样率调节模块，用于调节对齐后的定点数Dout的采样速率，实现任意采样率的输出最终输出定点数Dout3；数字接口模块，用于和上位机通信，包括配置寄存器和将数据输出到上位机。2.根据权利要求1所述的多速率可调节采样率频率测量ASIC芯片，其特征在于，所述周期计数模块包括：同步器单元，用于将模拟振荡信号F同步到基准时钟clk后，输出同步后方波信号F1；计数器单元，用于以基准时钟clk的周期对同步后方波信号F1进行不断地计数；上升边沿检测器单元，采用两组寄存器检测同步后方波信号F1的上升沿；比较器单元，用于比较其中一组寄存器存储数据fa是否等于1，另外一组寄存器存储数据fb是否等于0；当fa＝1和fb＝0同时满足，比较器输出指示信号N
rd
＝1，其他时候比较器输出指示信号N
rd
＝0；减法器，用于计算同步后方波信号F1相邻两个上升沿处的计数值的差值，输出该计数值N；当比较器输出指示信号N
rd
＝1时，表示该计数值N完成更新并可用，当比较器输出指示信号N
rd
＝0，表示该计数值N未更新并延续上一差值。3.根据权利要求1所述的多速率可调节采样率频率测量ASIC芯片，其特征在于，所述非线性补偿模块包括：求倒数单元，用于在周期计数模块比较器输出指示信号N
rd
＝1时，输出倒数及倒数指示信号c
rd
；当倒数指示信号c
rd
＝1时，表示倒数c完成更新并可用，当倒数指示信号c
rd
【专利技术属性】
技术研发人员：夏国明，赵广胜，赵阳，施芹，裘安萍，
申请(专利权)人：南京理工大学，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。