FPGA内部故障捕获电路及其方法技术

本发明专利技术涉及集成电路领域，公开了一种FPGA内部故障捕获电路，该捕获电路位于FPGA芯片内，包括：串联连接的多个触发器单元组成的寄存器；FPGA芯片内的嵌入功能电路的各输出端分别与所述多个触发器单元一一对应连接；每个触发器单元包括一个二选一的选择开关和一个触发器，选择开关的一端与所述嵌入功能电路的输出端连接，选择开关的另一端与前一级触发器的输出端连接，选择开关的输出端与同一级触发器的数据输入端连接。通过在FPGA芯片内加入故障捕获电路，不用拆分FPGA芯片内的逻辑电路，即可快速实现FPGA中嵌入功能模块的失效定位，大大简化FPGA的失效定位过程，减少FPGA失效定位所需的人力和物力。所需的人力和物力。所需的人力和物力。

【技术实现步骤摘要】
FPGA内部故障捕获电路及其方法


[0001]本专利技术涉及可编程集成电路FPGA领域，特别涉及一种芯片内部电路故障捕获技术。

技术介绍

[0002]在FPGA(Field Programmable Gate Array，现场可编程门阵列)的研发过程中，FPGA内集成了非常多的内部功能模块，常常会有内部集成的功能模块产生失效，需要确定这些失效功能模块的失效位置，目前通常是采用拆分逻辑功能模块来确定失效功能模块的位置。
[0003]在FPGA的研发过程中，一旦发生失效，很难确定具体失效电路的位置。目前，通常是将里面的被测嵌入功能电路拆分成最小单元电路来逐一排查。随着FPGA的集成度越来越高，FPGA芯片内的嵌入功能电路也越来越多，所以这种用拆分法来定位失效的方法也越来越耗费人力和物力。
[0004]因此，目前亟需一种不用拆分FPGA芯片内的逻辑电路，即可快速实现FPGA失效定位的技术。

技术实现思路

[0005]本专利技术的目的在于提供一种FPGA内部故障捕获电路及其方法，不用拆分FPGA芯片内的逻辑电路，即可快速实现FPGA失效定位。
[0006]为解决上述技术问题，本专利技术的实施方式公开了一种FPGA内部故障捕获电路，该捕获电路位于FPGA芯片内，包括：
[0007]串联连接的多个触发器单元组成的寄存器；
[0008]所述FPGA芯片内的嵌入功能电路的各输出端分别与所述多个触发器单元一一对应连接；其中，
[0009]每个触发器单元包括一个二选一的选择开关和一个触发器，所述选择开关的一端与所述嵌入功能电路的输出端连接，所述选择开关的另一端与前一级触发器的输出端连接，所述选择开关的输出端与同一级触发器的数据输入端连接；所述嵌入功能电路，是指所述FPGA芯片内，除了所述捕获电路之外的其他逻辑电路。
[0010]在另一优选例中，所述选择开关，用于选择将所述嵌入功能电路的输出信号传送到所述触发器和将所述嵌入功能电路的输出信号移出所述触发器这两者其中之一。
[0011]在另一优选例中，所述触发器为D触发器。
[0012]在另一优选例中，所述选择开关的一端与所述嵌入功能电路的输出端连接，所述选择开关的另一端与前一级触发器的Q端连接，所述选择开关的输出端与同一级触发器的D端连接。
[0013]在另一优选例中，所述选择开关还连接选择信号，当所述选择信号为0时，所述选择开关选择将所述嵌入功能电路的输出信号传送到所述触发器的D端；当所述选择信号为1
时，所述选择开关选择将所述嵌入功能电路的输出信号移出所述触发器。
[0014]在另一优选例中，所述FPGA芯片内的嵌入功能电路的输出端的数量与所述触发器单元的数量相同。
[0015]本专利技术的实施方式还公开了一种FPGA内部故障捕获方法，在FPGA芯片内，加入如上所述的FPGA内部故障捕获电路，所述方法包括以下步骤：
[0016]将要探测的嵌入功能电路的输出端通过所述选择开关与所述触发器的D端连接；
[0017]通过将所述选择开关的选择信号置为0，将所述要探测的嵌入功能电路的输出信号传送到所述触发器的D端；
[0018]通过将所述选择开关的选择信号置为1，将所述要探测的嵌入功能电路的输出信号移出所述触发器；
[0019]通过分析所述捕获电路的寄存器输出的信号，捕获所述FPGA芯片内所有嵌入功能电路需要检测的输出端口信号。
[0020]应理解，在本专利技术范围内中，本专利技术的上述各技术特征和在下文(如实施方式)中具体描述的各技术特征之间都可以互相组合，从而构成新的或优选的技术方案。限于篇幅，在此不再一一赘述。
[0021]本专利技术实施方式与现有技术相比，主要区别及其效果在于：
[0022]通过在FPGA芯片内加入故障捕获电路，不用拆分FPGA芯片内的逻辑电路，即可快速实现FPGA中嵌入功能模块的失效定位，大大简化FPGA的失效定位过程，减少FPGA失效定位所需的人力和物力，加快FPGA的研发周期且缩短FPGA产品上市时间。
附图说明
[0023]图1是根据本专利技术第一实施方式的一种FPGA内部故障捕获电路的结构示意图；
[0024]图2是根据本专利技术第二实施方式的一种FPGA内部故障捕获方法的流程示意图。
具体实施方式
[0025]在以下的叙述中，为了使读者更好地理解本申请而提出了许多技术细节。但是，本领域的普通技术人员可以理解，即使没有这些技术细节和基于以下各实施方式的种种变化和修改，也可以实现本申请各权利要求所要求保护的技术方案。
[0026]部分术语的说明：
[0027]内部捕获：在器件内部获取某些信息。
[0028]全局内部捕获：在器件内部所有相同的线路点获取某些信息。
[0029]移位寄存器：在数字电路中，移位寄存器是一种在若干相同时间脉冲下工作的以触发器为基础的器件，数据以并行或串行的方式输入到该器件中，然后每个时间脉冲依次向左或右移动一个比特，在输出端进行输出。这种移位寄存器是一维的，事实上还有多维的移位寄存器，即输入、输出的数据本身就是一些列位。实现这种多维移位寄存器的方法可以是将几个具有相同位数的移位寄存器并联起来。
[0030]捕获移位寄存器：是用于特殊目的的移位寄存器，有一个二选一的选择开关，先把要捕获的信号打入寄存器，选择开关选为移位就将要捕获的信号从移位寄存器中移出来。
[0031]探测信号：要检测的信号。
[0032]为使本专利技术的目的、技术方案和优点更加清楚，下面将结合附图对本专利技术的实施方式作进一步地详细描述。
[0033]本专利技术的第一实施方式涉及一种FPGA内部故障捕获电路。图1是该FPGA内部故障捕获电路的结构示意图。
[0034]具体地说，如图1所示，该FPGA内部故障捕获电路位于FPGA芯片内，包括：
[0035]串联连接的多个触发器单元组成的寄存器；
[0036]所述FPGA芯片内的嵌入功能电路的输出端分别与所述多个触发器单元一一对应连接；其中，
[0037]每个触发器单元包括一个二选一的选择开关2和一个触发器1，所述选择开关2的一端与所述嵌入功能电路的输出端连接，所述选择开关2的另一端与前一级触发器1的输出端连接，所述选择开关2的输出端与同一级触发器1的数据输入端连接。所述嵌入功能电路(图未示出)，是指所述FPGA芯片内，除了所述捕获电路之外的其他逻辑电路。具体地说，FPGA嵌入功能电路：是指放在FPGA芯片内的一些功能电路，例如：eram(嵌入ram存储器)，dsp嵌入的数字信号处理器等。
[0038]这里的多个，通常是指大于2个。
[0039]需要说明的是，所述FPGA芯片内的嵌入功能电路的输出端的数量与所述触发器单元的数量相同。
[0040]为了便于说明，图1中仅仅示出了一种由4个触发器单元串联组成的移位寄存器。
[0041]在本实施方式中，所述选择开关2，用于选择本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种FPGA内部故障捕获电路，其特征在于，该捕获电路位于FPGA芯片内，包括：串联连接的多个触发器单元组成的寄存器；所述FPGA芯片内的嵌入功能电路的各输出端分别与所述多个触发器单元一一对应连接；其中，每个触发器单元包括一个二选一的选择开关和一个触发器，所述选择开关的一端与所述嵌入功能电路的输出端连接，所述选择开关的另一端与前一级触发器的输出端连接，所述选择开关的输出端与同一级触发器的数据输入端连接；所述嵌入功能电路，是指所述FPGA芯片内，除了所述捕获电路之外的其他逻辑电路。2.根据权利要求1所述的FPGA内部故障捕获电路，其特征在于，所述选择开关，用于选择将所述嵌入功能电路的输出信号传送到所述触发器和将所述嵌入功能电路的输出信号移出所述触发器这两者其中之一。3.根据权利要求2所述的FPGA内部故障捕获电路，其特征在于，所述触发器为D触发器。4.根据权利要求3所述的FPGA内部故障捕获电路，其特征在于，所述选择开关的一端与所述嵌入功能电路的输出端连接，所述选择开关的另一端与前一级触发器的Q端连接，所述选择开关的输出端与同一级触发...

【专利技术属性】
技术研发人员：郑莉，
申请(专利权)人：上海安路信息科技股份有限公司，
类型：发明
国别省市：