一种基于FPGA的时频参数测量装置制造方法及图纸

本申请涉及一种基于FPGA的时频参数测量装置，包括：边沿计数模块，用于获取目标信号的边沿数，获得计数值，目标信号的电压在FPGA平台接入电压的预设范围之内；数据处理模块，与边沿计数模块连接，用于利用预先烧录至FPGA平台的第一预设程序将计数值转换为测量值，测量值用于表示目标信号的时频特征。本方案通过较少的外围电路进行组合就能完成时频参数的测量，不仅降低了测量成本，而且体积小、方便携带，大大提高了测量效率和用户体验。大大提高了测量效率和用户体验。大大提高了测量效率和用户体验。

【技术实现步骤摘要】
一种基于FPGA的时频参数测量装置


[0001]本申请涉及时频测量仪器
，尤其涉及一种基于FPGA的时频参数测量装置。

技术介绍

[0002]随着科技产业的发展，在电路板、电子设备和芯片测试中，用户对频率、周期、脉冲宽度、时间间隔等参数的测量必不可少，测量需求也越来越大。
[0003]目前，相关技术中，时频测量仪器设备的体积较大，往往需要很多精密的部件构成，通常都是针对单个时频参数进行高精度的测量，价格昂贵，而且占用的空间很大，搬运也十分不方便。
[0004]针对上述“价格昂贵，而且占用的空间很大，搬运也十分不方便”的问题，目前尚未提出有效的解决方案。

技术实现思路

[0005]本申请提供了一种基于FPGA的时频参数测量装置，以解决上述“时频测量仪器价格昂贵，而且占用的空间很大，搬运也十分不方便”的技术问题。
[0006]根据本申请实施例，本申请提供了一种基于FPGA的时频参数测量装置，包括：边沿计数模块，用于获取目标信号的边沿数，获得计数值，目标信号的电压在FPGA平台接入电压的预设范围之内；数据处理模块，与边沿计数模块连接，用于利用预先烧录至FPGA平台的第一预设程序将计数值转换为测量值，测量值用于表示目标信号的时频特征。
[0007]可选地，边沿计数模块包括：控制单元，用于生成计数信号；边沿计数单元，与控制单元连接，用于根据控制单元的计数信号执行计数操作，获得计数值。
[0008]可选地，数据处理模块包括：周期测量单元，用于测量目标信号的周期；频率测量单元，用于测量目标信号的频率；脉宽测量单元，用于测量目标信号的脉冲宽度；时间间隔测量单元，用于测量不同的输入信号之间的时间间隔。
[0009]可选地，周期测量单元包括：第一可变脉宽生成子单元，用于生成第一周期的第一脉冲；第一获取子单元，用于获取第一计数值，第一计数值为目标信号在第一周期内的边沿数；周期测量子单元，用于利用预先烧录至FPGA平台的第二预设程序来根据第一周期和第一计数值确定目标信号的周期。
[0010]可选地，频率测量单元包括：第二可变脉宽生成子单元，用于生成第二周期的第二脉冲；第二获取子单元，用于用于获取第二计数值，第二计数值为目标信号在第二周期内的边沿数；频率测量子单元，用于利用预先烧录至FPGA平台的第三预设程序来根据第二周期和第二计数值确定目标信号的频率。
[0011]可选地，脉宽测量单元包括：第一计时子单元，用于测量第一时间值；第一启动子单元，与第一计时子单元连接，用于在目标信号出现上升沿时启动第一计时子单元的运行；第一停止子单元，分别与第一启动子单元与第一计时子单元连接，用于在第一启动子单元
启动后，目标信号首次出现下降沿时停止第一计时子单元的运行；第一确定子单元，与第一计时子单元连接，用于通过第一计时子单元的第一时间值确定目标信号的脉宽。
[0012]可选地，时间间隔测量单元124包括：第二计时子单元，用于测量第二时间值；第二启动子单元，与第二计时子单元连接，用于在第一信号出现上升沿时启动第二计时子单元的运行；第二停止子单元，分别与第二启动子单元与第二计数子单元连接，用于在第二启动子单元启动后，第二信号首次出现上升沿时停止第二计数子单元的运行，第二信号为第一信号之后的信号；第二确定子单元，与第二计时子单元连接，用于通过第二计时子单元的第二时间值确定第一信号和第二信号的时间间隔。
[0013]可选地，测量装置还包括：信号调理模块，用于将第一输入信号转换为目标信号，第一输入信号的电压在FPGA平台接入电压的预设范围之外。
[0014]可选地，测量装置还包括：信号滤波模块，用于利用预先烧录至FPGA平台的第四预设程序从第二输入信号中滤除干扰信号，以获得目标信号。
[0015]可选地，测量装置还包括：获取模块，用于获取目标信号的频率范围；分频模块，与获取模块连接，用于将处于第一频率范围内的目标信号分为多个第二频率范围内的信号，其中，第一频率范围内的最低频率大于第二频率范围内的最高频率。
[0016]本申请实施例提供的上述技术方案与相关技术相比具有如下优点：
[0017]本申请通过一种基于FPGA的时频参数测量装置，包括：边沿计数模块，用于获取目标信号的边沿数，获得计数值，目标信号的电压在FPGA平台接入电压的预设范围之内；数据处理模块，与边沿计数模块连接，用于利用预先烧录至FPGA平台的第一预设程序将计数值转换为测量值，测量值用于表示目标信号的时频特征。本方案通过较少的外围电路进行组合就能完成时频参数的测量，不仅降低了测量成本，而且体积小、方便携带，大大提高了测量效率和用户体验。
附图说明
[0018]此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本申请的实施例，并与说明书一起用于解释本申请的原理。
[0019]为了更清楚地说明本申请实施例或相关技术中的技术方案，下面将对实施例或相关技术描述中所需要使用的附图作简单地介绍，显而易见地，对于本领域普通技术人员而言，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
[0020]图1为根据本申请实施例提供的一种可选的测量装置示意图；
[0021]图2为根据本申请实施例提供的一种可选的数据处理模块的示意图。
具体实施方式
[0022]为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本申请保护的范围。
[0023]在后续的描述中，使用用于表示元件的诸如“模块”、“部件”或“单元”的后缀仅为了有利于本申请的说明，其本身并没有特定的意义。因此，“模块”与“部件”可以混合地使
用。
[0024]相关技术中，时频测量仪器为常见的测量装置，但是时频测量仪器价格昂贵，而且占用的空间很大，搬运也十分不方便。
[0025]为了解决上述提及的问题，根据本申请实施例的一方面，提供了一种基于FPGA的时频参数测量装置。
[0026]FPGA(Field Programmable Gate Array，现场可编程逻辑门阵列)是在PAL、GAL等可编程器件的基础上进一步发展的产物。它是作为专用集成电路(ASIC)领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。本申请正是基于FPGA，提供了一种时频参数测量装置。
[0027]下面结合附图和具体实施方式对本申请作进一步详细说明：
[0028]如图1所示，本申请提供了一种基于FPGA的时频参数测量装置，包括：边沿计数模块11，用于获取目标信号的边沿数，获得计数值，目标信号的电压在FPGA平台接入电压的预设范围之内；数据处理模块12，与边沿计数模块11连接，本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于FPGA的时频参数测量装置，其特征在于，包括：边沿计数模块，用于获取目标信号的边沿数，获得计数值，所述目标信号的电压在FPGA平台接入电压的预设范围之内；数据处理模块，与所述边沿计数模块连接，用于利用预先烧录至所述FPGA平台的第一预设程序将所述计数值转换为测量值，所述测量值用于表示所述目标信号的时频特征。2.根据权利要求1所述的测量装置，其特征在于，所述边沿计数模块包括：控制单元，用于生成计数信号；边沿计数单元，与所述控制单元连接，用于根据所述控制单元的所述计数信号执行计数操作，获得所述计数值。3.根据权利要求1所述的测量装置，其特征在于，所述数据处理模块包括：周期测量单元，用于测量所述目标信号的周期；频率测量单元，用于测量所述目标信号的频率；脉宽测量单元，用于测量所述目标信号的脉冲宽度；时间间隔测量单元，用于测量不同的输入信号之间的时间间隔。4.根据权利要求3所述的测量装置，其特征在于，所述周期测量单元包括：第一可变脉宽生成子单元，用于生成第一周期的第一脉冲；第一获取子单元，用于获取第一计数值，所述第一计数值为所述目标信号在所述第一周期内的所述边沿数；周期测量子单元，用于利用预先烧录至所述FPGA平台的第二预设程序来根据所述第一周期和所述第一计数值确定所述目标信号的所述周期。5.根据权利要求3所述的测量装置，其特征在于，所述频率测量单元包括：第二可变脉宽生成子单元，用于生成第二周期的第二脉冲；第二获取子单元，用于用于获取第二计数值，所述第二计数值为所述目标信号在所述第二周期内的所述边沿数；频率测量子单元，用于利用预先烧录至所述FPGA平台的第三预设程序来根据所述第二周期和所述第二计数值确定所述目标信号的所述频率。6.根据权利要求3所述的测量装置，其特征在于，所述脉宽测量单元包括：第一计时子单元，用于测量第一时间值；第一...

【专利技术属性】
技术研发人员：殷晔，李嘉瑞，周庆飞，杜影，杨立杰，王红宇，张朝元，安佰岳，
申请(专利权)人：北京航天测控技术有限公司，
类型：发明
国别省市：