本发明专利技术涉及在应力测试期间和其它受限电源环境中限制电力的方法。一种存储器装置，其包括存储器阵列和存储器控制器，所述存储器阵列包含存储器单元，所述存储器控制器以操作方式耦合到所述存储器阵列。所述存储器控制器包含：振荡器电路；内部存储器；处理器核心，其耦合到所述振荡器电路和所述内部存储器，且配置成在所述存储器装置的启动阶段期间加载操作固件；电压检测器电路系统，其配置成在所述启动阶段期间检测所述存储器控制器的电路供电电压的减小；以及逻辑电路系统，其配置成响应于检测到所述电路供电电压的所述减小而在低电力模式下在所述启动阶段期间停止所述振荡器电路的操作且使所述处理器核心和所述内部存储器断电。存储器断电。存储器断电。
【技术实现步骤摘要】
在应力测试期间和其它受限电源环境中限制电力的方法
[0001]本公开的实施例涉及存储器装置，且更具体而言涉及在通电期间限制对装置电源的需求的存储器装置。
技术介绍
[0002]存储器装置通常提供为计算机或其它电子装置中的内部半导体集成电路。存在许多不同类型的存储器，包含易失性和非易失性存储器。易失性存储器可需要电力来维持数据且包含随机存取存储器(RAM)、动态随机存取存储器(DRAM)和同步动态随机存取存储器(SDRAM)以及其它。非易失性存储器可通过在未被供电时保持所存储的数据而提供持久的数据，且可包含NAND快闪存储器、NOR快闪存储器、只读存储器(ROM)、电可擦除可编程ROM(EEPROM)、可擦除可编程ROM(EPROM)和电阻可变存储器，例如相变随机存取存储器(PCRAM)、电阻性随机存取存储器(RRAM)和磁阻性随机存取存储器(MRAM)、3D XPoint
TM
存储器以及其它。
[0003]存储器单元通常布置成矩阵或阵列。如下文进一步所论述，多个矩阵或阵列可组合到单个管芯存储器装置中，且多个存储器管芯可与控制器功能性组合到复合存储器装置中，例如固态驱动器(SSD)、通用快闪存储(UFS
TM
)装置、多媒体卡(MMC)固态存储装置、嵌入式MMC装置(eMMC
TM
)等。
[0004]在其研发期间，存储器装置经受包含应力测试的校验测试。测试可能产生关于电源上的消耗的问题，从而导致电压过低和重启测试系统。最小化校验存储器装置的操作所需的测试时间为有益的。
技术实现思路
[0005]本公开的方面提供一种存储器装置，其包括：存储器阵列，其包含存储器单元；存储器控制器，其以操作方式耦合到存储器阵列且包含：振荡器电路；内部存储器；处理器核心，其以操作方式耦合到振荡器电路和内部存储器，且配置成在存储器装置的启动阶段期间加载操作固件；电压检测器电路系统，其配置成在启动阶段期间检测存储器控制器的电路供电电压的减小；和逻辑电路系统，其配置成响应于检测到电路供电电压的减小而在启动阶段期间起始低电力模式。
[0006]本公开的另一方面提供一种操作存储器装置的方法，其中方法包括：起始存储器装置的存储器控制器的启动阶段，其中在启动阶段期间将操作指令加载到存储器控制器的处理电路系统中；在启动阶段期间检测存储器控制器的电路供电电压的减小；和响应于检测电路供电电压的减小而激活存储器控制器的低电力模式。
[0007]本公开的另一方面提供一种电子系统，其包括：电源；和多个存储器装置，其从电源接收电力，所述存储器装置包含：多个存储器管芯；和存储器控制器，其以操作方式耦合到存储器管芯，所述存储器控制器包含：处理器核心，其配置成执行指令以控制多个存储器管芯；电压检测器电路系统，其配置成在存储器装置的启动阶段期间检测存储器控制器的
供电电压的减小；和逻辑电路系统，其配置成响应于检测供电电压的减小而进入低电力模式。
[0008]本公开的另一方面提供一种电子系统，其包括：电源；电源电压监测器电路；系统控制器，其包含处理器电路系统，所述处理器电路包含一或多个处理器；和多个存储器装置，其以操作方式耦合到系统控制器且从电源接收电力，所述存储器装置包含：多个存储器管芯；和存储器控制器，其以操作方式耦合到存储器管芯，所述存储器控制器包含配置成执行指令以控制存储器管芯的处理器核心；其中系统控制器配置成进行包含以下的操作：响应于电源监测器电路检测到电源的供电电压的减小而将低电力控制信号提供到一或多个存储器装置；且其中一或多个存储器装置的存储器控制器配置成响应于低电力控制信号而进入低电力模式。
附图说明
[0009]在不一定按比例绘制的图式中，相似的标号在不同视图中可描述类似的组件。具有不同字母后缀的相似标号可表示类似组件的不同例子。图式借助于实例而非限制性地总体上说明本文件中所论述的各种实施例。
[0010]图1说明根据本文中所描述的一些实例的包含主机和存储器装置的实例系统。
[0011]图2为根据本文中所描述的一些实例的呈包含非易失性存储器单元的存储器装置形式的设备的框图。
[0012]图3为根据本文中所描述的一些实例的存储器装置的实例的框图。
[0013]图4为根据本文中所描述的一些实例的电子系统的框图。
[0014]图5为根据本文中所描述的一些实例的操作存储器装置的方法的实例的流程图。
[0015]图6为根据本文中所描述的一些实例的存储器控制器的部分的实例的框图。
[0016]图7说明根据本文中所描述的一些实例的实例机器的框图。
具体实施方式
[0017]存储器装置可包含存储器单元阵列。受管理存储器装置可包含根据一或多个存储器管理协议控制或管理对存储器阵列的存取的存储器控制器。在其研发期间，存储器装置经受包含应力测试的校验测试。可对多个存储器装置并行进行测试，但这种并行测试可产生关于电路电源上的消耗的问题，从而导致电压过低使得需要在测试期间多次重启测试系统。
[0018]存储器装置包含个别存储器管芯，所述存储器管芯可例如包含存储区，所述存储区包括一或多个存储器单元阵列，从而实施一种(或多种)所选存储技术。这种存储器管芯通常将包含用于操作管芯上的存储器阵列的支持电路。有时通常称为“受管理存储器装置”的其它实例包含与配置成控制一或多个存储器管芯的操作的控制器功能性相关联的一或多个存储器管芯的组合件。这种控制器功能性可简化与作为“主机”装置的外部装置的互操作性，如本文稍后所讨论。在此种受管理存储器装置中，控制器功能性可实施于也并入存储器阵列的一或多个管芯上或可为单独管芯上的分离组合件。在其它实例中，一或多个存储器装置可与控制器功能性组合以形成固态驱动器(SSD)存储卷。
[0019]在实施NAND快闪存储器单元的受管理存储器装置的实例中描述了本公开的实施
例。然而，这些实例不限制本公开的范围，本公开的范围可以其它形式的存储器装置和/或以其它形式的存储技术来实施。
[0020]NOR和NAND快闪架构半导体存储器阵列均通过解码器存取，所述解码器通过选择耦合到特定存储器单元的栅极的字线来激活所述特定存储器单元。在NOR架构半导体存储器阵列中，一旦激活，所选存储器单元就使其数据值置于位线上，从而取决于特定单元编程的状态而使不同电流流动。在NAND架构半导体存储器阵列中，将较高偏压电压施加到漏极侧选择栅极(SGD)线。以指定传递电压(例如，Vpass)驱动耦合到每个群组的未选存储器单元的栅极的字线，以使每个群组的未选存储器单元作为传递晶体管操作(例如，以不受其所存储的数据值限制的方式传递电流)。电流随后从源极线通过每个串联耦合的群组流动到位线，仅受每个群组中的选定存储器单元限制，从而将选定存储器单元的当前经编码数据值置于位线上。
[0021]NOR或NAND架构半导体存储器阵列中的每个快闪存储器单元可单独地或共同地编程到一个或数个编程状态。举例来说，单层级单元(S本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种存储器装置，其包括：存储器阵列，其包含存储器单元；存储器控制器，其以操作方式耦合到所述存储器阵列且包含：振荡器电路；内部存储器；处理器核心，其以操作方式耦合到所述振荡器电路和所述内部存储器，且配置成在所述存储器装置的启动阶段期间加载操作固件；电压检测器电路系统，其配置成在所述启动阶段期间检测所述存储器控制器的电路供电电压的减小；以及逻辑电路系统，其配置成响应于检测到所述电路供电电压的所述减小而在所述启动阶段期间起始低电力模式。2.根据权利要求1所述的存储器装置，其中所述逻辑电路系统配置成在所述启动阶段期间在处于所述低电力模式时停止所述振荡器电路的操作且使所述处理器核心和内部存储器断电。3.根据权利要求2所述的存储器装置，其中所述电压检测器电路系统配置成在所述检测到电路供电电压的减小之后检测所述电路供电电压的增大，且所述逻辑电路系统配置成响应于所述检测到所述电路供电电压的增大而启用所述振荡器电路的操作且启用到所述处理器核心和所述内部存储器的电力。4.根据权利要求1所述的存储器装置，其中所述电压检测器电路系统配置成检测所述电路供电电压在装置重置之后增大随后在所述启动阶段期间减小。5.根据权利要求1所述的存储器装置，其中所述逻辑电路系统配置成在完成所述启动阶段时停用所述电压减小检测。6.根据权利要求1所述的存储器装置，其中所述操作固件包含一或多个指令，所述一或多个指令在由所述处理器核心执行时，使得所述处理器核心停用所述电压检测器电路系统。7.根据权利要求1所述的存储器装置，其中所述存储器控制器包含用以与所述存储器阵列通信的外围电路系统，且所述逻辑电路系统配置成在所述低电力模式下在所述启动阶段期间使所述外围电路系统断电。8.根据权利要求1所述的存储器装置，其中所述存储器控制器包含于集成电路中，所述集成电路包含输入/输出I/O衬垫，且所述逻辑电路系统配置成响应于在所述I/O衬垫上接收到的信号而在所述启动阶段期间停止所述振荡器电路的操作且使所述处理器核心和所述内部存储器断电。9.根据权利要求1所述的存储器装置，其中所述存储器控制器包含重置引脚，且所述逻辑电路系统配置成响应于在所述重置引脚上接收到的信号而在所述启动阶段期间停止所述振荡器电路的操作且使所述处理器核心和所述内部存储器断电。10.根据权利要求1所述的存储器装置，其中所述存储器控制器包含于第一集成电路中，且所述存储器阵列包含于与所述第一集成电路分离的一或多个存储器集成电路中。11.一种操作存储器装置的方法，所述方法包括：起始所述存储器装置的存储器控制器的启动阶段，其中操作指令在所述启动阶段期间
加载到所述存储器控制器的处理电路系统中；在所述启动阶段期间检测所述存储器控制器的电路供电电压的减小；以及响应于所述检测到所述电路供电电压的所述减小而激活存储器控制器的低电力模式。12.根据权利要求11所述的方法，其中所述激活低电力模式包含停止所述存储器控制器的振荡器电路，和使所述存储器控制器的处理电路系统、内部存储器和外围电路系统断电。13.根据权利要求11所述的方法，其包含：维持所述低电力模式，直到检测到所述电路供电电压停止减小为止；以及响应于所述检测到所述电路供电电压停止减小而去激活所述低电力模式且恢复所述启动阶段。14.根据权利要求11所述的方法，其中检测所述电路供电电压的所述减小包含检测所述电路供电电压在装置重置之后增大随后在所述启动阶段期间减小。15.根据权利要求11所述的方法，其包含在完成所述启动阶段时停用所述...
【专利技术属性】
技术研发人员：J，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。