存储器装置的字线特性监测器和相关联方法及系统制造方法及图纸

本申请案涉及存储器装置的字线特性监测器和相关联方法及系统。在一个实施例中，所述存储器装置包含存储器阵列，所述存储器阵列包含字线(例如，局部字线)及耦合到所述字线的字线驱动器。当所述存储器装置激活所述字线驱动器时，所述存储器装置可响应于字线电压达到阈值而生成诊断信号。此外，所述存储器装置可生成参考信号以将所述诊断信号与所述参考信号进行比较。在一些情况下，如果所述诊断信号指示字线特性的降级的征兆，那么所述存储器装置可基于将所述诊断信号与所述参考信号进行比较来生成警报信号。所述存储器装置可在检测到所述征兆时实施某些预防及/或防备措施。所述征兆时实施某些预防及/或防备措施。所述征兆时实施某些预防及/或防备措施。

【技术实现步骤摘要】
存储器装置的字线特性监测器和相关联方法及系统


[0001]本公开大体上涉及半导体存储器装置，且更特定来说涉及存储器装置的字线特性监测器和相关联方法及系统。

技术介绍

[0002]存储器装置广泛用于存储与各种电子装置，例如计算机、无线通信装置、相机、数字显示器等相关的信息。存储器装置经常被提供为计算机或其它电子装置中的内部半导体集成电路及/或外部可卸除装置。存在许多不同类型的存储器，包含易失性及非易失性存储器。易失性存储器，包含随机存取存储器(RAM)、静态随机存取存储器(SRAM)、动态随机存取存储器(DRAM)及同步动态随机存取存储器(SDRAM)等等需要外加电源来维持其数据。相比之下，非易失性存储器即使在没有外部供电的情况下也可保留其经存储数据。非易失性存储器可用于各种各样的技术中，包含快闪存储器(例如，NAND及NOR)、相变存储器(PCM)、铁电随机存取存储器(FeRAM)、电阻式随机存取存储器(RRAM)及磁性随机存取存储器(MRAM)等等。改进存储器装置通常可包含增加存储器单元密度、增加读取/写入速度或以其它方式减少操作延时、增加可靠性、增加数据保持、降低功率消耗或降低制造成本以及其它度量。

技术实现思路

[0003]一方面，本申请案涉及一种设备，其包括：存储器阵列；字线驱动器，其经耦合到所述存储器阵列的字线；及外围电路系统，其与所述存储器阵列及所述字线驱动器耦合，所述外围电路系统经配置以：激活所述字线驱动器；响应于所述字线的电压达到阈值而传输第一信号；及至少部分地基于将所述第一信号与参考进行比较来传输第二信号。
[0004]另一方面，本申请案涉及一种方法，其包括：激活耦合到存储器阵列的字线的字线驱动器；响应于所述字线的电压达到阈值而传输第一信号；及至少部分地基于将所述第一信号与参考进行比较来传输第二信号。
[0005]另一方面，本申请案涉及一种系统，其包括：主机装置；及半导体装置，其与所述主机装置耦合，所述半导体装置包含：存储器阵列；字线驱动器，其经耦合到所述存储器阵列的字线；及外围电路系统，其与所述存储器阵列及所述字线驱动器耦合，所述外围电路系统经配置以：激活所述字线驱动器；响应于所述字线的电压达到阈值而传输第一信号；至少部分地基于将所述第一信号与参考进行比较来传输第二信号；及将所述第二信号发送到所述主机装置，所述第二信号包含与所述字线相关联的地址。
附图说明
[0006]从下文所给出的详细描述及从本公开的各种实施例的附图，将更全面地理解本公开。附图中的组件不一定按比例绘制。相反，重点放在清楚地说明本技术的原理上。
[0007]图1是示意性地说明根据本技术的实施例的存储器装置的框图。
[0008]图2是说明根据本技术的实施例的存储器装置的字线特性监测器的框图。
[0009]图3说明与根据本技术的实施例的存储器装置的字线特性监测器相关联的时序图。
[0010]图4是示意性地说明根据本技术的实施例的存储器装置的字线特性监测器的框图。
[0011]图5是具有根据本技术的实施例配置的存储器装置的系统的框图。
[0012]图6是说明根据本技术的实施例的操作存储器装置的方法的流程图。
具体实施方式
[0013]随着存储器单元扩展以增加存储器装置的存储器密度及存储容量，满足存储器装置的各种可靠性准则变得越来越具挑战性。错误检查及校正(ECC)功能可有助于规避某些可靠性问题，但增加总体存储器系统带宽及成本的开销。因而，存储器系统可降低ECC稳健性，这又趋向增加所属领域中的存储器装置故障。此外，与在当前最先进半导体制造技术(例如，DRAM技术)中形成存储器阵列的字线相关联的挑战可生成可能本质上潜在的(若干)异常缺陷机制。在系统(例如，计算系统、数据中心环境)中已实施存储器装置之后，此(类)缺陷机制可能表现为各种可靠性问题，这在一些情况下可能引起系统关闭。
[0014]存储器阵列的个别字线(行)通过切换晶体管(例如，金属氧化物半导体(MOS)晶体管的栅极)与多个存储器单元(例如，1,024个DRAM单元)耦合。当字线电压大于切换晶体管的阈值电压时，存储器单元经连接(“开启”)到对应位线。类似地，当字线电压小于切换晶体管的阈值电压时，存储器单元未经连接(“关闭”)到对应位线。因而，字线的切换特性对于存储器阵列是重要的。如果字线电压打开太慢，那么存储器单元可能无法将它们的电荷“共享”给位线，且耦合到位线的感测放大器可能无法确定存储器单元在指定时间帧内的逻辑状态(例如，0或1)。类似地，如果字线电压关掉太慢，那么存储器单元可能无法从位线足够快地关闭，且存储器单元的逻辑状态可能被破坏。由不当字线特性(例如，切换特性)引发的此类故障可被称为行故障。在一些情况下，行故障可能是不可校正的(例如，超出ECC能力)。另外或替代地，行故障可是不可检测的。
[0015]本技术的若干实施例涉及监测存储器阵列的字线的切换特性。本技术可用于监测及检测字线切换特性的降级(或降级的征兆)，使得包含存储器阵列的存储器装置可在早期实施针对行故障的防备及/或预防措施以避免在存储器操作期间出现问题—例如，大量感测故障、被损坏的数据等。鉴于沿着字线的信号传播以及严格的处理条件，可在最坏情况位置处完成此字线切换特性监测。防备及/或预防措施可包含隔离存储器阵列的某些部分，在适当情况下引退(若干)存储器装置，向与存储器装置耦合的主机装置通知降级(或降级的征兆)，监测“弱”字线自检测到其降级或征兆以来的行为，增加ECC稳健性等等。
[0016]参考图1描述支持本技术的实施例的存储器装置。参考图2提供对存储器阵列及用于监测字线切换特性的方案的更详细描述。图3中描述时序图以说明根据本技术的实施例监测及检测字线切换特性。参照图4提供对根据本技术的实施例监测存储器装置的字线切换特性的更详细描述。参考图5描述根据本技术的实施例的包含经配置以支持字线特性监测器的存储器装置的存储器系统。参考图6描述根据本技术的实施例的操作字线特性监测器的存储器装置的方法。
[0017]图1是示意性地说明根据本技术的实施例的存储器装置100的框图。存储器装置
100可包含存储器单元阵列，例如存储器阵列150。存储器阵列150可包含多个存储体(例如，图1的实例中的存储体0
‑
15)，且每一存储体可包含多个字线(WL)、多个位线(BL)及布置在字线(例如，m个字线，其也可被称为行)与位线(例如，n个位线，其也可被称为列)的相交点处的多个存储器单元(例如，m
×
n个存储器单元)。多个字线中的每一字线可与经配置以在存储器操作期间控制字线的电压的对应字线驱动器(WL驱动器)耦合。
[0018]在一些实施例中，存储器阵列150中的字线中的每一者经耦合到字线电压(WLV)监测组件。在一些实施例中，WLV监测组件可包含开关(例如，n沟道MOS晶体管、p沟道MOS晶体管、二极管)，所述开关可响应于WLV达到阈值而打开或关掉，使得电流(即，诊断信号)可流动。在本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种设备，其包括：存储器阵列；字线驱动器，其经耦合到所述存储器阵列的字线；及外围电路系统，其与所述存储器阵列及所述字线驱动器耦合，所述外围电路系统经配置以：激活所述字线驱动器；响应于所述字线的电压达到阈值而传输第一信号；及至少部分地基于将所述第一信号与参考进行比较来传输第二信号。2.根据权利要求1所述的设备，其中所述外围电路系统经配置以响应于以下项而激活所述字线驱动器：从与所述设备耦合的主机装置接收指向所述字线的存取命令；启动指向所述字线的刷新操作；或启动指向所述字线的错误检查及清理ECS操作。3.根据权利要求1所述的设备，其进一步包括：参考组件，其与所述外围电路系统耦合，所述参考组件经配置以生成包含具有参考持续时间、电压波形的参考转变或两者的一或多个预定参数的所述参考。4.根据权利要求1所述的设备，其中所述参考包含参考持续时间，且所述外围电路系统经配置以：在将所述第一信号与所述参考进行比较时，确定与所述第一信号相关联的持续时间大于所述参考持续时间，其中所述持续时间对应于在激活所述字线驱动器与所述字线电压达到所述阈值之间的时间段。5.根据权利要求1所述的设备，其中所述参考包含电压波形的参考转变，且所述外围电路系统经配置以：在将所述第一信号与所述参考进行比较时，确定所述第一信号的转变滞后于所述参考转变，其中所述第一信号的所述转变与所述字线电压达到所述阈值相关联。6.根据权利要求1所述的设备，其中所述存储器阵列经配置以包含全局字线及与所述全局字线耦合的多个局部字线，且其中：所述字线是所述多个局部字线中的第一局部字线；所述字线驱动器是经配置以从所述第一局部字线的第一端驱动所述第一局部字线的第一字线驱动器；且所述外围电路系统的第一字线电压监测组件经耦合到所述第一局部字线的与所述第一端相对的第二端，所述第一字线电压监测组件经配置以生成所述第一信号。7.根据权利要求6所述的设备，其中所述参考包含参考持续时间，且所述外围电路系统经配置以：确定与所述第一信号相关联的持续时间大于所述参考持续时间，其中所述持续时间对应于在激活所述第一字线驱动器与所述第一字线电压达到所述阈值之间的时间段；及确定所述持续时间大于与所述多个局部字线中的其它局部字线相关联的持续时间中的任一者。8.根据权利要求6所述的设备，其中所述参考包含电压波形的参考转变，且所述外围电
路系统经配置以：确定所述第一信号的转变滞后于所述参考转变，其中所述第一信号的所述转变与所述第一字线电压达到所述阈值相关联；及确定所述转变晚于与所述多个局部字线中的其它局部字线相关联的转变中的任一者发生。9.根据权利要求1所述的设备，其中所述外围电路系统进一步经配置以：响应于生成所述第二信号，将与所述字线相关联的地址存储在所述设备的寄存器中；及响应于从与所述设备耦合的主机装置接收到包含所述地址的存取命令而用所述存储器阵列的不同地址替换所述地址。10.根据权利要求1所述的设备，其中所述外围电路系统进一步经配置以：响应于生成所述第二信号，将与所述字线相关联的地址存储在所述设备的寄存器中；及响应于执行包含所述地址的存取命令，确定所述设备的错误检查及校正ECC引擎是否检测到与所述地址相关联的数据中的至少一个错误。11.根据权利要求1所述的设备，其中所述外围电路系统...

【专利技术属性】
技术研发人员：M，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：