用于多个读取操作的存储器装置制造方法及图纸

本申请案涉及一种用于多个读取操作的存储器装置。存储器装置可包含存储器单元阵列、多个存取线和控制逻辑。所述存储器单元阵列包含多个串联连接的存储器单元串。所述多个存取线中的每一存取线连接到所述多个串联连接的存储器单元串中的每一串联连接的存储器单元串的相应存储器单元的控制栅极。所述控制逻辑配置成：打开所述存储器单元阵列以用于多个读取操作；从耦合到所述多个存取线中的所选存取线的相应存储器单元读取第一页数据；从耦合到所述所选存取线的所述相应存储器单元读取第二页数据；且在读取所述第一页数据和所述第二页数据之后关闭所述存储器单元阵列。页数据之后关闭所述存储器单元阵列。页数据之后关闭所述存储器单元阵列。

【技术实现步骤摘要】
用于多个读取操作的存储器装置
[0001]相关申请
[0002]本申请要求2020年12月16日提交的第63/126,001号美国临时申请的权益，所述美国临时申请特此以全文引用的方式并入本文。


[0003]本公开大体上涉及存储器，且确切地说，在一或多个实施例中，本公开涉及存储器装置中的多个读取操作。

技术介绍

[0004]存储器(例如，存储器装置)通常在计算机或其它电子装置中提供为内部半导体集成电路装置。存在许多不同类型的存储器，包含随机存取存储器(RAM)、只读存储器(ROM)、动态随机存取存储器(DRAM)、同步动态随机存取存储器(SDRAM)和快闪存储器。
[0005]快闪存储器已发展成用于广泛范围的电子应用的受欢迎的非易失性存储器源。快闪存储器通常使用允许高存储器密度、高可靠性和低功耗的单晶体管存储器单元。通过对电荷存储结构(例如，浮动栅极或电荷陷阱)或其它物理现象(例如，相变或偏振)进行编程(其通常称作写入)，存储器单元的阈值电压(Vt)的改变确定每一存储器单元的数据状态(例如，数据值)。快闪存储器和其它非易失性存储器的常见用途包含个人计算机、个人数字助理(PDA)、数码相机、数字媒体播放器、数字记录器、游戏、电气设备、车辆、无线装置、移动电话和可拆卸式存储器模块，且非易失性存储器的用途在持续扩展。
[0006]NAND快闪存储器是常用类型的快闪存储器装置，如此称谓的原因在于布置基本存储器单元配置的逻辑形式。通常，用于NAND快闪存储器的存储器单元阵列布置成使得阵列的一行的每一存储器单元的控制栅极连接在一起以形成存取线，如字线。阵列的列包含在一对选择栅极之间，例如在源极选择晶体管与漏极选择晶体管之间串联连接在一起的存储器单元串(通常称为NAND串)。每一源极选择晶体管可连接到源极，而每一漏极选择晶体管可连接到数据线，如列位线。使用存储器单元串与源极之间和/或存储器单元串与数据线之间的一个以上选择栅极的变型是已知的。
[0007]在对存储器进行编程中，存储器单元可大体编程为通常称为单层级单元(SLC)或多层级单元(MLC)的存储器单元。SLC可使用单个存储器单元来表示一个数字(例如，一位)数据。举例来说，在SLC中，2.5V的Vt可指示编程的存储器单元(例如，表示逻辑0)，而
‑
0.5V的Vt可指示擦除的单元(例如，表示逻辑1)。作为一实例，SLC中的擦除状态可由小于或等于0V的任何阈值电压表示，而编程的数据状态可由大于0V的任何阈值电压表示。
[0008]MLC使用超过两个Vt范围，其中每一Vt范围指示不同数据状态。如通常已知，如死区(dead space)的裕量(例如，一定数目伏)可分隔邻近Vt范围，例如，以促进数据状态之间的区分。多层级单元可通过将位模式指派到特定Vt范围来利用传统非易失性存储器单元的模拟性质。虽然MLC通常使用存储器单元来表示二进制数个数据状态(例如，4、8、16
…
)中的一个数据状态，但操作为MLC的存储器单元可用于表示非二进制数个数据状态。举例来说，
其中MLC使用三个Vt范围，两个存储器单元可用于共同地表示八个数据状态中的一个。
[0009]在对MLC存储器进行编程中，通常使用超过一个遍次来编程数据值，例如，在每一遍次中编程一或多个数字。举例来说，在四层级MLC(通常简单地称为MLC)中，可在第一遍次中将通常称作下部页(LP)数据的例如最低有效位(LSB)的第一数字编程到存储器单元，由此产生两个(例如，第一和第二)阈值电压范围。随后，可在第二遍次中将通常称作上部页(UP)数据的例如最高有效位(MSB)的第二数字编程到存储器单元，通常将在第一阈值电压范围中的那些存储器单元的某一部分移动到第三阈值电压范围中，且将在第二阈值电压范围中的那些存储器单元的某一部分移动到第四阈值电压范围中。类似地，八层级MLC(通常称作TLC)可表示包含以下的三个位的位模式：第一数字，例如，最低有效位(LSB)或下部页(LP)数据；第二数字，例如，上部页(UP)数据；和第三数字，例如，最高有效位(MSB)或额外页(XP)数据。在对TLC进行操作中，可在第一遍次中将LP数据编程到存储器单元，从而产生两个阈值电压范围，继而在第二遍次中将UP数据和XP数据编程到存储器单元，从而产生八个阈值电压范围。类似地，十六层级MLC(通常称作QLC)可表示四个位的位模式，且32层级MLC(通常称作PLC)可表示五个位的位模式。
[0010]当从存储器装置读取数据时，存在增加总读取时间的读取开销(例如，序言、读取初始化、读取恢复)。每当存取存储器装置以读取单页数据时，这些读取开销可重复。

技术实现思路

[0011]本公开的一方面提供一种存储器装置，其包括：存储器单元阵列，其包括多个串联连接的存储器单元串；多个存取线，多个存取线中的每一存取线连接到多个串联连接的存储器单元串中的每一串联连接的存储器单元串的相应存储器单元的控制栅极；和控制逻辑，其配置成：打开存储器单元阵列以用于多个读取操作；从耦合到多个存取线中的所选存取线的相应存储器单元读取第一页数据；从耦合到所选存取线的相应存储器单元读取第二页数据；且在读取第一页数据和第二页数据之后关闭存储器单元阵列。
[0012]本公开的另一方面提供一种存储器装置，其包括：存储器单元阵列，其包括多个串联连接的存储器单元串；多个存取线，多个存取线中的每一存取线连接到多个串联连接的存储器单元串中的每一串联连接的存储器单元串的相应存储器单元的控制栅极；页缓冲器，其连接到存储器单元阵列；和控制逻辑，其配置成：打开存储器单元阵列以用于多个读取操作；从耦合到多个存取线中的所选存取线的相应存储器单元读取第一页数据以将第一页数据锁存在页缓冲器中；将锁存的第一页数据从页缓冲器传递出去；从耦合到所选存取线的相应存储器单元读取第二页数据以将第二页数据锁存在页缓冲器中；将锁存的第二页数据从页缓冲器传递出去；和关闭存储器单元阵列。
[0013]本公开的另一方面提供一种存储器装置，其包括：存储器单元阵列，其包括多个串联连接的存储器单元串；多个存取线，多个存取线中的每一存取线连接到多个串联连接的存储器单元串中的每一串联连接的存储器单元串的相应存储器单元的控制栅极；多个数据线，多个数据线中的每一数据线经由多个选择栅极中的相应选择栅极连接到多个串联连接的存储器单元串中的串联连接的存储器单元串的相应子集；多个选择线，多个选择线中的每一选择线连接到多个选择栅极中的相应选择栅极的控制栅极以用于所述多个选择栅极的相应子集；和控制逻辑，其配置成：打开存储器单元阵列以用于多个读取操作；将多个选
择线中的第一选择线偏压以经由多个选择栅极中的相应选择栅极将多个数据线中的每一数据线连接到多个串联连接的存储器单元串中的相应第一串联连接的存储器单元串；从耦合到用于相应第一串联连接的存储器单元串的多个存取线中的第一所选存取线的相应存储器单元读取第一页数据；且在读取第一页数据之后，从耦合到用于相应第一串联连接的存储器单元串的第一所选存取本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种存储器装置，其包括：存储器单元阵列，其包括多个串联连接的存储器单元串；多个存取线，所述多个存取线中的每一存取线连接到所述多个串联连接的存储器单元串中的每一串联连接的存储器单元串的相应存储器单元的控制栅极；和控制逻辑，其配置成：打开所述存储器单元阵列以用于多个读取操作；从耦合到所述多个存取线中的所选存取线的相应存储器单元读取第一页数据；从耦合到所述所选存取线的所述相应存储器单元读取第二页数据；且在读取所述第一页数据和所述第二页数据之后关闭所述存储器单元阵列。2.根据权利要求1所述的存储器装置，其进一步包括：多个数据线，所述多个数据线中的每一数据线连接到所述多个串联连接的存储器单元串中的相应串联连接的存储器单元串；和页缓冲器，其连接到所述多个数据线，所述页缓冲器包括用于所述多个数据线中的每一数据线的相应多个锁存器以并行存储所述第一页数据和所述第二页数据。3.根据权利要求1所述的存储器装置，其进一步包括：多个数据线，所述多个数据线中的每一数据线连接到所述多个串联连接的存储器单元串中的相应串联连接的存储器单元串；和页缓冲器，其连接到所述多个数据线，所述页缓冲器包括用于所述多个数据线中的每一数据线的相应锁存器以顺序地存储所述第一页数据和所述第二页数据，其中所述控制逻辑配置成在读取所述第二页数据之前将所述第一页数据从用于所述多个数据线中的每一数据线的所述相应锁存器传递出去。4.根据权利要求1所述的存储器装置，其进一步包括：多个数据线，所述多个数据线中的每一数据线连接到所述多个串联连接的存储器单元串中的相应串联连接的存储器单元串；和页缓冲器，其连接到所述多个数据线，所述页缓冲器包括用于所述多个数据线中的每一数据线的相应锁存器以顺序地存储所述第一页数据和所述第二页数据，其中所述控制逻辑配置成与读取所述第二页数据并行地将所述第一页数据从用于所述多个数据线中的每一数据线的所述相应锁存器传递出去。5.根据权利要求1所述的存储器装置，其中所述第一页数据包括第一逻辑页且所述第二页数据包括第二逻辑页。6.根据权利要求1所述的存储器装置，其中所述控制逻辑配置成：通过使所述多个存取线中的每一存取线从参考电压斜升到足以启动耦合到所述多个存取线中的每一存取线的每一相应存储器单元的电压来打开所述存储器单元阵列以用于多个读取操作；且通过使所述多个存取线中的每一存取线斜升到足以启动耦合到所述多个存取线中的每一存取线的每一相应存储器单元的所述电压继而使所述多个存取线中的每一存取线斜降到所述参考电压来关闭所述存储器单元阵列。7.根据权利要求6所述的存储器装置，其中所述控制逻辑配置成在读取所述第一页数据之后读取所述第二页数据而不使所述多个存取线中的未选存取线斜降到所述参考电压。
8.根据权利要求6所述的存储器装置，其中所述控制逻辑配置成在读取所述第一页数据之后读取所述第二页数据而不使所述多个存取线中的任何未选存取线斜降到所述参考电压。9.一种存储器装置，其包括：存储器单元阵列，其包括多个串联连接的存储器单元串；多个存取线，所述多个存取线中的每一存取线连接到所述多个串联连接的存储器单元串中的每一串联连接的存储器单元串的相应存储器单元的控制栅极；页缓冲器，其连接到所述存储器单元阵列；和控制逻辑，其配置成：打开所述存储器单元阵列以用于多个读取操作；从耦合到所述多个存取线中的所选存取线的相应存储器单元读取第一页数据以将所述第一页数据锁存在所述页缓冲器中；将所述锁存的第一页数据从所述页缓冲器传递出去；从耦合到所述所选存取线的所述相应存储器单元读取第二页数据以将所述第二页数据锁存在所述页缓冲器中；将所述锁存的第二页数据从所述页缓冲器传递出去；和关闭所述存储器单元阵列。10.根据权利要求9所述的存储器装置，其中所述控制逻辑配置成响应于将所述第一页数据锁存在所述页缓冲器中与读取所述第二页数据之间的延迟而维持施加到所述多个存取线的偏压电压。11.根据权利要求10所述的存储器装置，其中所述控制逻辑配置成：响应于所述延迟超出阈值周期而在读取所述第二页数据之前关闭所述存储器单元阵列；和响应于关闭所述存储器单元阵列而在读取所述第二页数据之前重新打开所述存储器单元阵列以用于多个读取操作。12.根据权利要求9所述的存储器装置，其中所述控制逻辑配置成与读取所述第...

【专利技术属性】
技术研发人员：E，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：