与重分布层的凸块集成制造技术

本公开总体涉及与重分布层的凸块集成。一种形成半导体器件的方法，包括：在衬底之上形成互连结构；在互连结构之上形成第一钝化层；在第一钝化层之上并且与互连结构电耦合地形成第一导电特征；在第一导电特征和第一钝化层之上共形地形成第二钝化层；在第二钝化层之上形成电介质层；以及在第一导电特征之上并且与第一导电特征电耦合地形成第一凸块过孔和第一导电凸块，其中，第一凸块过孔在第一导电凸块和第一导电特征之间，其中，第一凸块过孔延伸到电介质层中、穿过第二钝化层、并且接触第一导电特征，其中，第一导电凸块在电介质层之上并且电耦合到第一凸块过孔。上并且电耦合到第一凸块过孔。上并且电耦合到第一凸块过孔。

【技术实现步骤摘要】
与重分布层的凸块集成


[0001]本公开总体涉及与重分布层的凸块集成。

技术介绍

[0002]高密度集成电路(例如，超大规模集成(Very Large ScaleIntegration，VLSI)电路)通常形成有用作三维布线结构的互连结构(也 称为互连)。互连结构的目的是将密集封装的器件正确连接在一起，以形 成功能电路。随着集成水平的提高，互连的金属线之间的寄生电容效应 (该寄生电容效应会引起RC延迟和串扰)相应增加。为了降低寄生电容 并且提高互连的传导速度，通常采用低k电介质材料来形成层间电介质 (Inter
‑
Layer Dielectric，ILD)层和金属间电介质(Inter
‑
Metal Dielectric， IMD)层。
[0003]在IMD层中形成金属线和过孔。形成工艺可以包括在第一导电特征之 上形成蚀刻停止层，以及在蚀刻停止层之上形成低k电介质层。低k电介 质层和蚀刻停止层被图案化以形成沟槽和过孔开口。然后用导电材料填充 沟槽和过孔开口，然后进行平坦化工艺以去除多余的导电材料，从而形本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种形成半导体器件的方法，所述方法包括：在衬底之上形成互连结构；在所述互连结构之上形成第一钝化层；在所述第一钝化层之上并且与所述互连结构电耦合地形成第一导电特征；在所述第一导电特征和所述第一钝化层之上共形地形成第二钝化层；在所述第二钝化层之上形成电介质层；以及在所述第一导电特征之上并且与所述第一导电特征电耦合地形成第一凸块过孔和第一导电凸块，其中，所述第一凸块过孔在所述第一导电凸块和所述第一导电特征之间，其中，所述第一凸块过孔延伸到所述电介质层中、穿过所述第二钝化层、并且接触所述第一导电特征，其中，所述第一导电凸块在所述电介质层之上并且电耦合到所述第一凸块过孔。2.根据权利要求1所述的方法，其中，所述电介质层围绕所述第一导电特征，并且所述电介质层的远离所述衬底的上表面与所述第一导电特征相比从所述衬底延伸得更远。3.根据权利要求1所述的方法，其中，形成所述第一凸块过孔和所述第一导电凸块包括：在形成所述第二钝化层之后并且在形成所述电介质层之前，在所述第二钝化层中形成第一开口以暴露出所述第一导电特征的上表面；在形成所述电介质层之后，在所述电介质层中形成第二开口以暴露出所述第一导电特征的上表面，其中，在形成所述第二开口之后，所述第二钝化层的面向所述第二开口的侧壁被所述电介质层覆盖；以及形成填充所述第二开口并且在所述电介质层的远离所述衬底的上表面上方延伸的导电材料。4.根据权利要求3所述的方法，其中，所述导电材料的在所述第二开口中的第一部分形成所述第一凸块过孔，并且所述导电材料的在所述电介质层的上表面之上的第二部分形成所述第一导电凸块。5.根据权利要求3所述的方法，其中，在所述第二开口的相对侧壁之间测量的所述第二开口的第二宽度小于在所述第一开口的相对侧壁之间测量的所述第一开口的第一宽度。6.根据权利要求5所述的方法，其中，所述第二开口的第二宽度沿着所述第二开口的深度方向连续变化。7.根据权利要求1所述的方法，其中，形成所述第一凸块过孔和所述第一导电凸块包括：在形成所述电介质层之后，在所述电介质层中形成第一开口，所述第一开口延伸到所述电介质层中以暴露出所述第二钝化层的远离所述衬底的上表面，其...

【专利技术属性】
技术研发人员：杨挺立，蔡柏豪，萧景文，许鸿生，郑明达，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：