一种芯片时钟同步方法、数据采集卡及数据采集系统技术方案

本发明专利技术涉及一种芯片时钟同步方法、数据采集卡及数据采集系统，包括步骤1：准备步骤、步骤2：检测步骤、步骤3：调整步骤以及步骤4：同步步骤。其涉及两个待时钟同步的芯片：第一芯片和第二芯片以及一个控制芯片，所述控制芯片利用所述第一芯片的输出时钟信号检测所述第二芯片的输出时钟信号的时钟相位，若两者之间存在差异，则向所述第二芯片发出调整指令使得所述第二芯片进行输出时钟信号调整，直到所述第二芯片完成与所述第一芯片的时钟同步为止。本发明专利技术涉及的一种芯片时钟同步解决方案，其方案实施方便，且成本相对较低。且成本相对较低。且成本相对较低。

【技术实现步骤摘要】
一种芯片时钟同步方法、数据采集卡及数据采集系统


[0001]本专利技术涉及半导体
，具体涉及一种芯片时钟同步方法、数据采集卡及数据采集系统。

技术介绍

[0002]已知，在多通道数据采集/产生系统中，需要各个通道中的采集/产生的数据在时间上准确的对齐，这就要求各个通道内的ADC数据转换芯片的输出/输入信号在相同的时刻翻转，需要ADC芯片内部的时钟信号同步，也就是说，各ADC芯片内部的时钟信号的相位状态需要是一致的。
[0003]但是，在实际情况下，由于各ADC芯片内部分频器状态差异，导致其输出的数据时钟信号LCLK和帧时钟信号FCLK的相位均可能不同。例如，请参阅图1所示，其图示了2颗ADC芯片输出时钟信号的相位状态存在时钟相位不同步的问题。
[0004]为了解决这一问题，实现多芯片间的时钟同步，目前业界提出了两种解决方案：同步复位方式和吞脉冲方式。
[0005]其中同步复位方式是通过向各个芯片同时发送一个高速的同步脉冲，实现各个芯片的同时复位。虽然同步复位方式在原理上较为简单，但这种方案需要额外的高速同步脉冲产生芯片以及反复的人工调试过程，且在实际的硬件上实现并不容易，对脉冲产生电路和电路板设计的要求较高，特别是当时钟频率达到GHz以上后，调试的过程更加困难。
[0006]而吞脉冲方式是每次同步两颗芯片，提供同步脉冲信号(基准信号)的芯片称为主芯片，被同步芯片称为从芯片。其基本原理是将主芯片产生同步脉冲信号与从芯片的内部产生的同步脉冲信号比较，如果检测到两者存在差异，就将从芯片内的高速时钟信号削去一个脉冲信号，在时域波形上表现为一个脉冲被“吞”掉了。
[0007]吞脉冲同步方式要求主芯片的同步脉冲信号与从芯片的同步脉冲信号具有相同的延迟路径，为此芯片需要增加额外的端口以接收自己产生的和其他芯片产生的同步脉冲信号。其中同步脉冲信号的自回路与主芯片同步脉冲信号的路径延迟需要严格相等，对电路板设计要求也是很高。同样的，在实际情况下，当时钟频率达到GHz以上后，电路板走线的细微差别都可能会导致同步失败。
[0008]综上可知，无论是同步复位方式还是吞脉冲方式，其实现对于硬件要求都比较高，且相对成本也较高。因此，确有必要来开发一种新型的芯片时钟同步方案，来解决现有技术中的缺陷。

技术实现思路

[0009]本专利技术的目的在于针对现有技术中对于多芯片时钟同步需求，提出一种芯片时钟同步解决方案，其方案实施方便，且成本相对较低。
[0010]为了实现上述目的，本专利技术的一个实施方式提供了一种芯片同步方法，其包括以下步骤：
[0011]步骤1：准备步骤
[0012]提供第一芯片和第二芯片，向所述第一芯片和第二芯片同时输入第一输入时钟信号CLK；所述第一芯片输出的第一输出时钟信号和所述第二芯片输出的第二输出时钟信号输入到第一控制芯片；
[0013]步骤2：检测步骤
[0014]所述第一控制芯片以所述第一输出时钟信号的时钟相位为基准，检测所述第二输出时钟信号的时钟相位并比较两者相位，若两者时钟相位一致，则终止；若两者时钟相位不同，则进入步骤3；
[0015]步骤3：调整步骤
[0016]所述第一控制芯片向所述第二芯片发出第一指令，所述第二芯片接收到所述第一指令后对其内部时钟信号调整设定的时钟周期后，在输出所述第二输出时钟信号；
[0017]步骤4：同步步骤
[0018]重复步骤2，直到所述第一控制芯片检测到所述第二输出时钟信号的时钟相位与所述第一输出时钟信号的时钟相位一致为止。
[0019]进一步的，在不同实施方式中，其中所述第一芯片包括数据采集芯片。例如，ADC芯片，但不限于。
[0020]进一步的，在不同实施方式中，其中所述第二芯片包括数据采集芯片。例如，ADC芯片，但不限于。
[0021]进一步的，在不同实施方式中，其中所述第一芯片和第二芯片优选为同类型芯片。例如，均为ADC芯片，但不限于。
[0022]进一步的，在不同实施方式中，其中所述第一控制芯片包括FPGA芯片、DSP芯片以及CPLD芯片中的一种。
[0023]进一步的，在不同实施方式中，在所述步骤1中，其中所述第一芯片输出的第一输出时钟信号为其输入的所述第一输入时钟信号CLK的分频时钟信号。具体的，所述第一输出时钟信号可以是所述第一芯片中采样时钟链路中频率最低的分频时钟信号，但不限于。
[0024]进一步的，在不同实施方式中，在所述步骤1中，其中所述第一输出时钟信号包括第一数据时钟信号LCLK1和第一帧时钟信号FCLK1，所述第二输出时钟信号包括第二数据时钟信号LCLK2和第二帧时钟信号FCLK2；在所述步骤2中，其中所述第一控制芯片是以所述第一数据时钟信号LCLK1的时钟相位为基准，检测所述第一帧时钟信号FCLK1和所述第二帧时钟信号FCLK2与所述第一数据时钟信号LCLK1之间的时钟相位状态，若两者的比较结果之间存有差异，则进行后续的时钟同步。
[0025]进一步的，在不同实施方式中，其中所述第二芯片内设有吞脉冲电路，在所述步骤3中，所述第二芯片是以吞脉冲的方式进行其内部时钟信号调整。
[0026]进一步的，在不同实施方式中，在所述步骤3中，其中所述第二芯片对于其内部时钟信号的调整方式为对所述时钟信号进行整体延后。
[0027]进一步的，在不同实施方式中，在所述步骤3中，其中所述设定的时钟周期为其输入的所述第一输入时钟信号CLK的n个完整时钟周期，其中n为整数。例如，所述n个完整时钟周期具体可以是1个时钟周期、2个时钟周期、3个时钟周期等等，具体可随需要而定，并无限定。
[0028]进一步的，在不同实施方式中，其中所述第一控制芯片发送给所述第二芯片的第一指令采用的指令形式包括SPI指令形式。在其他不同实施方式中，所述第一指令也可以是其他类型的低速控制指令，并不限于SPI指令。本专利技术采用低速控制指令来操作实现高速时钟链路的吞脉冲操作，相对于现有吞脉冲同步技术中采用的高速同步信号来实现吞脉冲操作，其不在需要在芯片上单独设置特定的高速信号端口来进行高速信号指令的接收，而是采用芯片上常设的低速信号端口即可实现所述吞脉冲控制指令的接收，即降低了硬件实现的要求，又简化了硬件结构，同时还在一定程度上降低了成本。
[0029]进一步的，在不同实施方式中，在所述步骤1中，其还提供第三芯片，所述第一输入时钟信号也同时向所述第三芯片输入时钟信号，且所述第三芯片输出的第三输出时钟信号也会输入到所述第一控制芯片；其中所述第一控制芯片也会以所述第一输出时钟信号的时钟相位为基准对所述第三芯片输出的所述第三输出时钟信号进行步骤2到步骤4的时钟同步。
[0030]进一步的，在不同实施方式中，其中所述第一控制芯片对于所述第二芯片的时钟同步调整以及第三芯片的时钟同步调整，两者可以是先后进行，也可以是同时进行，具体可随需要而定，并无限定。也就是说，所述第一控制芯片可以是在对所述第二芯片进行时钟同步调整的同时也对所述本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种芯片时钟同步方法，其特征在于，包括以下步骤：步骤1：准备步骤提供第一芯片和第二芯片，向所述第一芯片和第二芯片同时输入第一输入时钟信号；所述第一芯片输出的第一输出时钟信号和所述第二芯片输出的第二输出时钟信号输入到第一控制芯片；步骤2：检测步骤所述第一控制芯片以所述第一输出时钟信号的时钟相位为基准，检测所述第二输出时钟信号的时钟相位并比较两者，若两者时钟相位一致，则终止；若两者时钟相位不同，则进入步骤3；步骤3：调整步骤所述第一控制芯片向所述第二芯片发出第一指令，所述第二芯片接收到所述第一指令后对其内部时钟信号调整设定的时钟周期后，在输出所述第二输出时钟信号；步骤4：同步步骤重复步骤2，直到所述第一控制芯片检测到所述第二输出时钟信号的时钟相位与所述第一输出时钟信号的时钟相位一致为止。2.根据权利要求1所述的芯片时钟同步方法，其特征在于，在所述步骤1中，其中所述第一芯片与所述第二芯片包括数据采集芯片；所述第一控制芯片包括FPGA芯片、DSP芯片以及CPLD芯片中的一种。3.根据权利要求1所述的芯片时钟同步方法，其特征在于，在所述步骤1中，其中所述第一输出时钟信号包括第一数据时钟信号和第一帧时钟信号，所述第二输出时钟信号包括第二数据时钟信号和第二帧时钟信号；在所述步骤2中，其中所述第一控制芯片是以所述第一数据时钟信号的时钟相位为基准，检测所述第一帧时钟信号和所述第二帧时钟信号与所述第一数据时钟信号之间的时钟相位状态，若两者的比较结果之间存有差异，则进行后续的所述步骤3和步骤4，直到所述第一帧时钟信号和所述第二帧时钟信号与所述第一数据时钟信号之间的时钟相位状态一致为止。4.根据权利要求1所述的芯片时钟同步方法，其特征在于，在所述步骤3中，其中所述第二芯片是以吞脉冲的方式进行其内部时钟信号调整。5.根据权利要求1所述的芯片时钟同步方法，其特征在于，在所述步骤3中，其中所述第二芯片对于其内部时钟信号的调整方式为对所述时钟信号进行整体延后；所述设...

【专利技术属性】
技术研发人员：石超然，周磊，
申请(专利权)人：苏州迅芯微电子有限公司，
类型：发明
国别省市：