一种无框架的半导体封装结构制造技术

本实用新型专利技术公开了一种无框架的半导体封装结构，半导体封装单元包括由上至下连接的塑封体、引线、芯片、粘结层和两个载体基岛；载体基岛包括由下向上逐层电镀形成的镀金层、镀镍支撑体和镀银层；至少一个镀银层的顶面通过粘结层连接有一个芯片，引线的一端与一个芯片的顶部连接，引线的另一端与另一个芯片的顶部或另一个镀银层的顶部连接；塑封体由上至下包围引线、芯片、粘结层、镀银层和镀镍支撑体，且塑封体向下包围镀金层的顶部和外侧面，镀金层的底面平齐于塑封体的底面，镀金层的底面与外部电性连接；通过引线连接的芯片与镀银层、镀镍支撑体和镀金层构成电气连接通道；电镀成型的载体基岛之间相互独立，且具有更小的厚度。且具有更小的厚度。且具有更小的厚度。

【技术实现步骤摘要】
一种无框架的半导体封装结构


[0001]本技术涉及半导体
，尤其涉及一种无框架的半导体封装结构。

技术介绍

[0002]现有技术的半导体是以框架为基岛进行封装生产的，框架为金属材质，采用冲压或者蚀刻成型，框架的背面覆有粘胶层，容易出现拱起，导致塑封后出现溢胶和残胶现象，影响产品的管脚可焊性，并且背面有粘胶层的框架，成型切割后四周有连筋露出，容易出现分层和毛刺，影响产品的可靠性和成品合格率；再者，框架本体的厚度为0.2mm以上，在结构上的自身缺陷阻碍了更薄的封装要求的实现。
[0003]因此，现有技术的含有框架的半导体结构，难于满足目前的轻便化、多功能化、高集成度和高可靠性的消费电子产品的品质要求。

技术实现思路

[0004]针对上述问题，本技术的目的在于提出一种无框架的半导体封装结构，以满足更薄的封装要求。
[0005]为达此目的，本技术采用以下技术方案：
[0006]一种无框架的半导体封装结构，所述半导体封装结构包括至少一个半导体封装单元，所述半导体封装单元包括由上至下连接的塑封体、引线、芯片、粘结层和两个载体基岛；
[0007]所述载体基岛包括由下向上逐层电镀形成的镀金层、镀镍支撑体和镀银层；
[0008]至少一个所述镀银层的顶面通过所述粘结层连接有一个所述芯片，所述引线的一端与一个所述芯片的顶部连接，所述引线的另一端与另一个所述芯片的顶部或另一个所述镀银层的顶部连接；
[0009]所述塑封体由上至下包围所述引线、所述芯片、所述粘结层、所述镀银层和所述镀镍支撑体，且所述塑封体向下包围所述镀金层的顶部和外侧面，所述镀金层的底面平齐于所述塑封体的底面，所述镀金层的底面与外部电性连接。
[0010]进一步的，还包括金属基板；
[0011]所述金属基板位于所述塑封体和所述镀金层的下方，所述金属基板的顶面用于承载所述半导体封装单元中的所述镀金层和所述塑封体。
[0012]具体的，所述镀镍支撑体的顶部边缘向四周突出于所述镀镍支撑体的外侧面，且所述镀镍支撑体的顶部边缘的表面弯曲下垂；
[0013]所述镀银层的边缘外突出于所述镀镍支撑体的顶部边缘0.005
‑
0.055mm；
[0014]所述镀镍支撑体的底面与所述镀金层的顶面的形状大小一致；
[0015]所述镀银层的边缘向四周突出于所述镀镍支撑体的顶部边缘；
[0016]所述镀银层的边缘和所述镀镍支撑体的顶部边缘分别与所述塑封体形成相互卡扣的机械连接结构。
[0017]优选的，所述镀银层的底面与所述镀镍支撑体的顶面的形状大小一致；
[0018]所述镀银层的厚度不小于0.002mm。
[0019]优选的，所述镀金层的厚度不小于0.00005mm。
[0020]优选的，所述载体基岛的整体厚度为0.060
±
0.02mm，所述镀镍支撑体的厚度为0.05
±
0.005mm。
[0021]进一步的，每一所述半导体封装单元中的位于同一侧的所述载体基岛的一角均经倒角处理，用于标识所述半导体封装单元的极性方向。
[0022]本技术的技术方案的有益效果为：所述无框架的半导体封装结构，采用无框架连筋的布局，相比传统的带框架结构的半导体封装单元具有更小的厚度，有利于实现更轻薄且小型化的封装半导体器件的生产，还可提升半导体封装成品的划片工序的生产效率及稳定性；塑封体5全包封芯片3，芯片3与载体基岛1形成垂直连接结构，可缩减热传导的路径，提高快速向外导热的性能，气密性高，产品可靠性好。
附图说明
[0023]图1是本技术的无框架的半导体封装结构的一个实施例的含有单芯结构的封装单元的结构示意图；
[0024]图2是本技术的无框架的半导体封装结构的一个实施例的含有双芯结构的封装单元的结构示意图；
[0025]图3是本技术的无框架的半导体封装结构的一个实施例的含有多个双芯结构的多芯封装体的结构示意图；
[0026]图4是本技术的无框架的半导体封装结构的一个实施例的含有多个单芯结构的多芯封装体的结构示意图；
[0027]图5是本技术的无框架的半导体封装结构的一个实施例的金属基板的俯视向的结构示意图；
[0028]图6是本技术的无框架的半导体封装结构的一个实施例的制备过程中的载体基岛的结构示意图；
[0029]图7是图5的A部分的局部放大图；
[0030]图8是采用倒装芯片工艺的多芯封装体的制备过程中的结构示意图；
[0031]其中：载体基岛1；粘结层2；芯片3；引线4；塑封体5；金属基板6；镀金层11；镀镍支撑体12；镀银层13。
具体实施方式
[0032]下面结合附图1
‑
8并通过具体实施方式来进一步说明本技术的技术方案。
[0033]附图仅用于示例性说明，不能理解为对本专利的限制；为了更好说明本实施例，附图某些部件会有省略、放大或缩小，并不代表实际产品的尺寸；对于本领域技术人员来说，附图中某些公知结构及其说明可能省略是可以理解的。
[0034]在本技术的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以是通过中间媒介间接连接，可以说两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在
本技术的具体含义。
[0035]在本技术的描述中，需要理解的是，方位词如“前、后、上、下、左、右”、“横向、竖向、垂直、水平”和“顶、底”等所指示的方位或位置关系通常是基于附图所示的方位或位置关系，仅是为了便于描述本技术和简化描述，在未作相反说明的情况下，这些方位词并不指示和暗示所指的装置或元件必须具有特定的方位或者以特定的方位构造和操作，因此不能理解为对本技术保护范围的限制；方位词“内、外”是指相对于各部件本身的轮廓的内外。
[0036]一种无框架的半导体封装结构，所述半导体封装结构包括至少一个半导体封装单元，所述半导体封装单元包括由上至下连接的塑封体5、引线4、芯片3、粘结层2和两个载体基岛1；
[0037]所述载体基岛1包括由下向上逐层电镀形成的镀金层11、镀镍支撑体12和镀银层13；
[0038]至少一个所述镀银层13的顶面通过所述粘结层2连接有一个所述芯片3，所述引线4的一端与一个所述芯片3的顶部连接，所述引线4的另一端与另一个所述芯片3的顶部或另一个所述镀银层13的顶部连接；
[0039]所述塑封体5由上至下包围所述引线4、所述芯片3、所述粘结层2、所述镀银层13和所述镀镍支撑体12，且所述塑封体5向下包围所述镀金层11的顶部和外侧面，所述镀金层11的底面平齐于所述塑封体5的底面，所述镀金层11的底面与外部电性连接。本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种无框架的半导体封装结构，其特征在于，所述半导体封装结构包括至少一个半导体封装单元，所述半导体封装单元包括由上至下连接的塑封体、引线、芯片、粘结层和两个载体基岛；所述载体基岛包括由下向上逐层电镀形成的镀金层、镀镍支撑体和镀银层；至少一个所述镀银层的顶面通过所述粘结层连接有一个所述芯片，所述引线的一端与一个所述芯片的顶部连接，所述引线的另一端与另一个所述芯片的顶部或另一个所述镀银层的顶部连接；所述塑封体由上至下包围所述引线、所述芯片、所述粘结层、所述镀银层和所述镀镍支撑体，且所述塑封体向下包围所述镀金层的顶部和外侧面，所述镀金层的底面平齐于所述塑封体的底面，所述镀金层的底面与外部电性连接。2.根据权利要求1所述的无框架的半导体封装结构，其特征在于，还包括金属基板；所述金属基板位于所述塑封体和所述镀金层的下方，所述金属基板的顶面用于承载所述半导体封装单元中的所述镀金层和所述塑封体。3.根据权利要求1所述的无框架的半导体封装结构，其特征在于，所述镀镍支撑体的顶部边缘向四周突出于所述镀镍支撑体的外侧面，且所述镀镍支撑体的顶部边缘的表面弯曲下...

【专利技术属性】
技术研发人员：雒继军，林品旺，梁晓峰，徐周，李伟光，
申请(专利权)人：佛山市蓝箭电子股份有限公司，
类型：新型
国别省市：