【技术实现步骤摘要】
半导体结构及其制备方法、三维存储器
[0001]本公开涉及半导体芯片
，尤其涉及一种半导体结构及其制备方法、三维存储器。
技术介绍
[0002]随着存储单元的特征尺寸接近工艺下限，平面工艺和制造技术变得具有挑战性且成本高昂，这造成2D或者平面NAND闪存的存储密度接近上限。为克服2D或者平面NAND闪存带来的限制，业界已经研发了具有三维结构的存储器(3D NAND)，通过将存储单元三维地布置在衬底之上来提高存储密度。
[0003]然而，在3D NAND的制造过程中，栅线层经常出现高阻或断路的问题，引发存储失效，导致产品良率降低。
技术实现思路
[0004]本公开的实施例提供一种半导体结构及其制备方法、三维存储器，以解决栅线层出现高阻或断路的风险，提高产品良率。
[0005]为达到上述目的，本公开的实施例采用如下技术方案：
[0006]一方面，提供一种半导体结构的制备方法。所述半导体结构的制备方法包括：制备中间半导体结构；所述中间半导体结构包括衬底及设置于所述衬底上的初始堆叠层；所...
【技术保护点】
【技术特征摘要】
1.一种半导体结构的制备方法，其特征在于，包括：制备中间半导体结构；所述中间半导体结构包括：初始堆叠层；所述初始堆叠层包括交替叠置的多个栅绝缘层和多个牺牲层；所述中间半导体结构设有贯穿所述初始堆叠层的栅线缝隙；经由所述栅线缝隙，去除所述牺牲层，形成第一栅线空腔；形成覆盖所述第一栅线空腔的内壁的第一子栅线层；所述第一子栅线层围成第二栅线空腔，所述第二栅线空腔靠近所述栅线缝隙的端部的厚度，大于所述第二栅线空腔远离所述栅线缝隙的端部的厚度；在所述第二栅线空腔内形成第二子栅线层；所述第二子栅线层靠近所述栅线缝隙的端部的厚度，大于所述第二子栅线层远离所述栅线缝隙的端部的厚度。2.根据权利要求1所述的制备方法，其特征在于，所述形成覆盖所述第一栅线空腔的内壁的第一子栅线层，包括：沉积栅线材料，形成第一栅线薄膜；所述第一栅线薄膜中位于所述第一栅线空腔内的部分围成第二栅线空腔；所述第二栅线空腔包括第一空腔段和第二空腔段，所述第二空腔段相对于所述第一空腔段更靠近所述栅线缝隙；在所述第二栅线空腔的第一空腔段内形成第一保护层；刻蚀所述第一栅线薄膜，形成所述第二空腔段；所述第二空腔段的厚度大于所述第一空腔段的厚度。3.根据权利要求2所述的制备方法，其特征在于，所述在所述第二栅线空腔的第一空腔段内形成第一保护层，包括：沉积目标材料，形成保护薄膜；所述目标材料与所述栅线材料的刻蚀选择比不同；去除所述保护薄膜中覆盖所述初始堆叠层的部分、覆盖所述栅线缝隙的内壁的部分、及位于所述第二栅线空腔的第二空腔段的部分，形成所述第一保护层。4.根据权利要求2所述的制备方法，其特征在于，在形成所述第一子栅线层之后，及形成所述第二子栅线层之前，还包括：去除所述第一保护层。5.根据权利要求2所述的制备方法，其特征在于，在刻蚀所述第一栅线薄膜的过程中，所述第一栅线薄膜中覆盖所述第二栅线空腔的第二空腔段的部分被完全去除或被减薄。6.根据权利要求1所述的制备方法，其特征在于，在形成所述第一子栅线层之后，及形成所述第二子栅线层之前，还包括：在所述第二栅线空腔内形成第一粘合层，所述第一粘合层覆盖所述第一子栅线层。7.根据权利要求1～6中任一项所述的制备方法，其特征在于，所述在所述第二栅线空腔内形成第二子栅线层，包括：沉积栅线材料，形成第二栅线薄膜；去除所述第二栅线薄膜中覆盖所述初始堆叠层的部分，及覆盖所述栅线缝隙的内壁的部分。8.根据权利要求7所述的制备方法，其特征在于，所述在所述第二栅线空腔内形成第二子栅线层，还包括：刻蚀所述第二栅线薄膜位于所述第二栅线空腔中且靠近所述栅线缝隙的端部，以形成
凹陷。9.根据权利要求1～6中任一项所述的制备方法，其特征在于，在所述第二栅线空腔内形成第二子栅线层之后，还包括：在所述栅线缝隙内形成栅线隔离结构；所述...
【专利技术属性】
技术研发人员：严龙翔，霍宗亮，薛磊，徐伟，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。