执行环回测试操作的半导体装置制造方法及图纸

本公开涉及执行环回测试操作的半导体装置。本文中公开一种设备，其包含：存储器单元阵列；数据输入/输出端子；读取数据路径和写入数据路径，其并联耦合于所述存储器单元阵列与所述数据输入/输出端子之间，其中所述读取数据路径包含串联耦合的预驱动器和输出驱动器，且其中所述写入数据路径包含串联耦合的输入接收器和锁存电路；以及测试路径，其配置成提供所述读取数据路径中的所述预驱动器与所述写入数据路径中的所述锁存电路之间的捷径。入数据路径中的所述锁存电路之间的捷径。入数据路径中的所述锁存电路之间的捷径。

【技术实现步骤摘要】
执行环回测试操作的半导体装置


[0001]本公开涉及存储器，且具体地说，涉及执行环回测试操作的半导体装置。

技术介绍

[0002]在例如DRAM(动态随机存取存储器)的半导体装置的制造步骤处执行各种操作测试。在一些操作测试中，将从输出缓冲器输出到数据I/O端子的数据环回到输入接收器。这使得能够在不从数据I/O端子输入测试数据的情况下将测试数据写入到存储器单元阵列中。

技术实现思路

[0003]本公开的一个方面提供一种设备，其包括：存储器单元阵列；数据输入/输出端子；读取数据路径和写入数据路径，其并联耦合于存储器单元阵列与数据输入/输出端子之间，其中读取数据路径包含串联耦合的预驱动器和输出驱动器，且其中写入数据路径包含串联耦合的输入接收器和锁存电路；以及测试路径，其配置成提供读取数据路径中的预驱动器与写入数据路径中的锁存电路之间的捷径。
[0004]本公开的另一方面提供一种设备，其包括：存储器单元阵列；测试寄存器，其配置成存储测试数据；读取数据路径，其传输从测试寄存器供应的测试数据；写入数据路径，其传输待写入到存储器单元阵本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种设备，其包括：存储器单元阵列；数据输入/输出端子；读取数据路径和写入数据路径，其并联耦合于所述存储器单元阵列与所述数据输入/输出端子之间，其中所述读取数据路径包含串联耦合的预驱动器和输出驱动器，且其中所述写入数据路径包含串联耦合的输入接收器和锁存电路；以及测试路径，其配置成提供所述读取数据路径中的所述预驱动器与所述写入数据路径中的所述锁存电路之间的捷径。2.根据权利要求1所述的设备，其中在第一测试操作中，从所述预驱动器输出的数据通过所述测试路径绕过所述输出缓冲器和所述输入接收器。3.根据权利要求2所述的设备，其中在第二测试操作中，从所述预驱动器输出的数据经由所述输出驱动器和所述输入接收器环回到所述锁存电路。4.根据权利要求3所述的设备，其中所述第一测试操作在比所述第二测试操作更高的速度下执行。5.根据权利要求1所述的设备，其进一步包括耦合在所述输入接收器与所述锁存电路之间的第一复用器，其中所述第一复用器具有耦合到所述输入接收器的第一输入节点、经由所述测试路径耦合到所述预驱动器的第二输入节点和耦合到所述锁存电路的输出节点。6.根据权利要求5所述的设备，其进一步包括测试寄存器和第二复用器，其中所述第二复用器具有耦合到所述存储器单元阵列的第一输入节点、耦合到所述测试寄存器的第二输入节点和耦合到所述预驱动器的输出节点。7.根据权利要求6所述的设备，其中在第三测试操作中，从所述存储器单元阵列输出的数据经由所述第二复用器供应到所述预驱动器。8.根据权利要求7所述的设备，其中在第四测试操作中，从所述测试寄存器输出的数据经由所述第二复用器供应到所述预驱动器。9.根据权利要求8所述的设备，其进一步包括配置成将所述数据设置到所述测试寄存器中的测试控制电路。10.根据权利要求9所述的设备，其进一步包括耦合到所述测试控制电路的测试端子，其中所述测试控制电路配置成基于从所述测试端子供应的测试数据将所述数据设置到所述测试寄存器中。11.一种设备...

【专利技术属性】
技术研发人员：森下義人，市川博，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：