页缓冲器、包括该页缓冲器的存储器装置及其操作方法制造方法及图纸

本申请涉及页缓冲器、包括该页缓冲器的存储器装置及其操作方法。一种存储器装置包括页缓冲器、电压发生器和测试控制器。页缓冲器通过位线连接至存储器单元，并且被配置为通过电连接至位线的感测节点的电位来感测存储器单元的阈值电压。电压发生器被配置为生成要施加到感测节点的测试电压。测试控制器被配置为控制电压发生器向感测节点施加测试电压，并且基于感测节点的泄漏电流值检测页缓冲器的缺陷。于感测节点的泄漏电流值检测页缓冲器的缺陷。于感测节点的泄漏电流值检测页缓冲器的缺陷。

【技术实现步骤摘要】
页缓冲器、包括该页缓冲器的存储器装置及其操作方法


[0001]本公开总体上涉及电子装置，并且更具体地，涉及存储器装置及该存储器装置的操作方法。

技术介绍

[0002]储存装置是在诸如计算机或智能电话之类的主机装置的控制下存储数据的装置。储存装置可以包括用于存储数据的存储器装置和用于控制该存储器装置的存储器控制器。存储器装置被分类为易失性存储器装置和非易失性存储器装置。
[0003]易失性存储器装置是仅在供电时存储数据并且在供电中断时所存储的数据消失的存储器装置。易失性存储器装置可以包括静态随机存取存储器(SRAM)、动态随机存取存储器(DRAM)等。
[0004]非易失性存储器装置是即使供电中断数据也不会消失的存储器装置。非易失性存储器装置可以包括只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)、闪存等。

技术实现思路

[0005]根据本公开的一个方面，可以提供一种存储器装置，其包括：页缓冲器，其通过位线连接至存储器单元，该页缓冲器被配置为通过电连接至位线的感测节点的电位来感测存储器单元的阈值电压；电压发生器，其被配置为生成要施加到感测节点的测试电压；以及测试控制器，其被配置为控制电压发生器向感测节点施加测试电压，并且基于感测节点的泄漏电流值检测页缓冲器的缺陷。
[0006]根据本公开的另一方面，可以提供一种用于操作存储器装置的方法，该存储器装置包括通过位线连接至存储器单元的页缓冲器，该方法包括：生成测试电压；在页缓冲器中，向电连接至位线的感测节点施加测试电压以感测存储器单元的阈值电压；以及基于感测节点的泄漏电流值，检测页缓冲器的缺陷。
[0007]根据本公开的又一方面，可以提供一种页缓冲器，其包括：第一开关，其连接在位线和公共感测节点之间；第二开关和第三开关，其串联连接在电源节点和感测节点之间；第四开关，其连接在公共感测节点和感测节点之间；以及第五开关和第六开关，其串联连接在接地电压节点和感测节点之间，其中，页缓冲器通过断开第一开关和第六开关并接通第二开关和第三开关，来通过电源节点向感测节点施加测试电压，并且根据第四开关是否接通来向公共感测节点施加测试电压。
附图说明
[0008]现在将在下文中参照附图更全面地描述实施方式的示例。然而，它们可以以不同的形式体现，并且不应被解释为限于这里阐述的实施方式。
[0009]在附图中，为了图示清楚，可以夸大尺寸。将理解的是，当一个元件被称为在两个
元件“之间”时，它可以是这两个元件之间的唯一元件，或者也可以存在一个或更多个中间元件。贯穿全文，相似的附图标记表示相似的元件。
[0010]图1是例示了根据本公开的实施方式的储存装置的图。
[0011]图2是例示了图1所示的存储器装置的结构的图。
[0012]图3是例示了图2所示的存储器单元阵列的图。
[0013]图4是例示了根据本公开的实施方式的图2所示的页缓冲器的图。
[0014]图5A是例示了根据本公开的实施方式的页缓冲器的操作的时序图。
[0015]图5B是例示了根据本公开的实施方式的页缓冲器的操作的时序图。
[0016]图6是例示了根据本公开的实施方式的存储器装置的操作的流程图。
[0017]图7是例示了根据本公开的实施方式的应用了储存装置的存储卡系统的框图。
[0018]图8是例示了根据本公开的实施方式的应用了储存装置的固态驱动器(SSD)的框图。
[0019]图9是例示了根据本公开的实施方式的应用了储存装置的用户系统的框图。
具体实施方式
[0020]在本文中所公开的特定结构或功能描述仅是为了描述根据本公开的概念的实施方式而例示的。根据本公开的概念的实施方式可以以各种形式实现，并且不应解释为限于在本文中所提出的实施方式。
[0021]实施方式可以提供具有改善的页缓冲器测试性能的存储器装置以及该储存装置的操作方法。
[0022]图1是例示了根据本公开的实施方式的储存装置的图。
[0023]参照图1，储存装置50可以包括存储器装置100和配置为控制存储器装置100的操作的存储器控制器200。储存装置50可以是用于在诸如移动电话、智能电话、MP3播放器、膝上型计算机、台式计算机、游戏机、TV、平板PC或车载信息娱乐系统之类的主机的控制下存储数据的装置。
[0024]根据作为与主机的通信方案的主机接口，储存装置50可以被制造为各种类型的储存装置中的任何一种。例如，可以用诸如以下各种类型的储存装置中的任何一种来实现储存装置50：固态驱动器(SSD)、多媒体卡(MMC)、嵌入式MMC(eMMC)、缩小尺寸的MMC(RS
‑
MMC)、微型MMC(micro
‑
MMC)、安全数字(SD)卡、迷你SD卡、微型SD卡、通用串行总线(USB)储存装置、通用闪存(UFS)装置、紧凑型闪存(CF)卡、智能媒体卡(SMC)、记忆棒等。
[0025]储存装置50可以被制造为各种封装类型中的任何一种。例如，储存装置50可以被制造为诸如以下各种封装类型中的任何一种：封装体叠层(POP)、系统级封装(SIP)、片上系统(SOC)、多芯片封装(MCP)、板上芯片(COB)、晶圆级制造封装(WFP)和晶圆级层叠封装(WSP)。
[0026]存储器装置100可以存储数据。存储器装置100在存储器控制器200的控制下操作。存储器装置100可以包括存储器单元阵列，该存储器单元阵列包括用于存储数据的多个存储器单元。
[0027]存储器单元中的每一个可以配置为存储一个数据位的单级单元(SLC)、存储两个数据位的多级单元(MLC)、存储三个数据位的三级单元(TLC)或存储四个数据位的四级单元
(QLC)。
[0028]存储器单元阵列可以包括多个存储块。每个存储块可以包括多个存储器单元。一个存储块可以包括多个页。在实施方式中，页可以是用于将数据存储在存储器装置100中或读取存储器装置100中所存储的数据的单位。
[0029]存储块可以是用于擦除数据的单位。在实施方式中，存储器装置100可以是双倍数据速率同步动态随机存取存储器(DDR SDRAM)、低功率双倍数据速率4(LPDDR4)SDRAM、图形双倍数据速率(GDDR)SDRAM、低功率DDR(LPDDR)、Rambus动态随机存取存储器(RDRAM)、NAND闪存、垂直NAND闪存、NOR闪存、电阻随机存取存储器(RRAM)、相变随机存取存储器(PRAM)、磁阻随机存取存储器(MRAM)、铁电随机存取存储器(FRAM)、自旋转移力矩随机存取存储器(STT
‑
RAM)等。在本说明书中，为了便于描述，假设并描述了存储器装置100是NAND闪存的情况。
[0030]存储器装置100从存储器控制器200接收命令和地址，并且访问存储器单元阵列中由地址所选择的区域。即，存储器装置10本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种存储器装置，该存储器装置包括：页缓冲器，该页缓冲器通过位线连接至存储器单元，该页缓冲器通过电连接至所述位线的感测节点的电位来感测所述存储器单元的阈值电压；电压发生器，该电压发生器生成要施加到所述感测节点的测试电压；以及测试控制器，该测试控制器控制所述电压发生器向所述感测节点施加所述测试电压，并且基于所述感测节点的泄漏电流值来检测所述页缓冲器的缺陷。2.根据权利要求1所述的存储器装置，其中，所述测试控制器在所述测试电压被施加到所述感测节点之后基于所述感测节点的电位的变化来确定所述感测节点的所述泄漏电流值。3.根据权利要求2所述的存储器装置，其中，所述测试控制器基于通过将所述感测节点的所述泄漏电流值与参考值进行比较而获得的结果来检测所述页缓冲器的缺陷。4.根据权利要求1所述的存储器装置，该存储器装置还包括测试信息储存器，该测试信息储存器在检测到所述页缓冲器的缺陷时存储关于包括连接至所述页缓冲器的所述存储器单元的存储块的信息。5.根据权利要求1所述的存储器装置，其中，所述电压发生器基于外部电压生成电源电压，并且基于所述外部电压和所述电源电压中的至少一个来生成所述测试电压。6.一种用于操作存储器装置的方法，该存储器装置包括通过位线连接至存储器单元的页缓冲器，该方法包括以下步骤：生成测试电压；在所述页缓冲器中，向电连接至所述位线的感测节点施加所述测试电压以感测所述存储器单元的阈值电压；以及基于所述感测节点的泄漏电流值来检测所述页缓冲器的缺陷。7.根据权利要求6所述的方法，其中，检测所述页缓冲器的缺陷的步骤包括以下步骤：在所述测试电压被施加到所述感测节点之后，基于所述感测节点的电位的变化来确定所述感测节点的所述泄漏电流值；以及基于通过将所述感测节点的所述泄漏电流值与参考值进行比较而获得的结果来检测所述页缓冲器的缺陷。8.根据权利要求6所述的方法，其中，生成所述测试电压的步骤包括以下步骤：基于外部电压生成电源电压；以及基于所述外部电压和所述电源电压中的至少一个来生成所述测试电压。9.根据权利要求6所述的方法，该方法还包括以下步...

【专利技术属性】
技术研发人员：梁仁坤，金兑祜，辛在贤，林星默，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：