高电子迁移率晶体管及其制作方法技术

本发明专利技术公开一种高电子迁移率晶体管及其制作方法，其中该高电子迁移率晶体管包含一第一III

【技术实现步骤摘要】
高电子迁移率晶体管及其制作方法


[0001]本专利技术涉及一种高电子迁移率晶体管，特别是涉及一种防止栅极电极和栅极之间产生漏电的高电子迁移率晶体管以及其制作方法。

技术介绍

[0002]III-V族半导体化合物由于其半导体特性而可应用于形成许多种类的集成电路装置，例如高功率场效晶体管、高频晶体管或高电子迁移率晶体管(high electron mobility transistor，HEMT)。在高电子迁移率晶体管中，两种不同能带隙(band-gap)的半导体材料结合而于结(junction)形成异质结(heterojunction)而为载流子提供通道。近年来，氮化镓系列的材料由于拥有较宽能隙与饱和速率高的特点而适合应用于高功率与高频率产品。氮化镓系列的高电子迁移率晶体管由材料本身的压电效应产生二维电子气(two-dimensional electron gas,2DEG)，相较于传统晶体管，高电子迁移率晶体管的电子速度及密度均较高，故可用以增加切换速度。
[0003]然而高电子迁移率晶体管的栅极电极和电极之间经常会有漏电流发生，影响高电子迁移率晶体管的效能。

技术实现思路

[0004]有鉴于此，本专利技术提供一种高电子迁移率晶体管的结构及其制作方法，以防止漏电流。
[0005]根据本专利技术的一优选实施例，一种高电子迁移率晶体管包含一第一III-V族化合物层，一第二III-V族化合物层设置于第一III-V族化合物层上，第二III-V族化合物层的组成与第一III-V族化合物层不同，一栅极设置于第二III-V族化合物层上，其中栅极包含一第一P型III-V族化合物层、一未掺杂III-V族化合物层和一N型III-V族化合物层由下至上依序堆叠，第一P型III-V族化合物层、未掺杂III-V族化合物层、N型III-V族化合物层和第一III-V族化合物层由相同的第III族和第V族元素所组成的化合物，一源极电极设置于栅极的一侧，一漏极电极设置于栅极的另一侧，一栅极电极设置栅极的正上方。
[0006]根据本专利技术的一优选实施例，一种高电子迁移率晶体管的制作方法包含依序形成一第一III-V族化合物层、一第二III-V族化合物层、一第一P型III-V族化合物层、一未掺杂III-V族化合物层和一N型III-V族化合物层由下至上依序堆叠，其中第一P型III-V族化合物层、未掺杂III-V族化合物层、N型III-V族化合物层和第一III-V族化合物层由相同的第III族和第V族元素所组成的化合物，然后图案化N型III-V族化合物层、未掺杂III-V族化合物层和第一P型III-V族化合物层以形成一栅极，最后形成一源极电极、一漏极电极和一栅极电极，其中栅极电极位于栅极正上方，源极电极和漏极电极分别位于栅极的两侧。
[0007]为让本专利技术的上述目的、特征及优点能更明显易懂，下文特举优选实施方式，并配合所附的附图，作详细说明如下。然而如下的优选实施方式与附图仅供参考与说明用，并非用来对本专利技术加以限制者。
附图说明
[0008]图1至图3为本专利技术的第一较佳实施例高电子迁移率晶体管的制作方法的示意图；
[0009]图4是以第一优选实施例的制作工艺所制作的高电子迁移率晶体管在局部区域内的电场相对于位置的示意图；
[0010]图5为另一高电子迁移率晶体管在局部区域内的电场相对于位置的示意图；
[0011]图6为另一高电子迁移率晶体管在局部区域内的电场相对于位置的示意图；
[0012]图7至图8为本专利技术的第二优选实施例高电子迁移率晶体管的制作方法的示意图。
[0013]主要元件符号说明
[0014]10:基底
[0015]12:第一III-V族化合物层
[0016]14:第二III-V族化合物层
[0017]15:第二P型III-V族化合物层
[0018]16:第一P型III-V族化合物层
[0019]18:未掺杂III-V族化合物层
[0020]20:N型III-V族化合物层
[0021]22:栅极
[0022]22a:栅极
[0023]24:保护层
[0024]26:开口
[0025]28:源极电极
[0026]30:漏极电极
[0027]32:栅极电极
[0028]34:二维电子气
[0029]100:高电子迁移率晶体管
[0030]200:高电子迁移率晶体管
具体实施方式
[0031]图1至图3为根据本专利技术的第一优选实施例所绘示的高电子迁移率晶体管的制作方法。
[0032]如图1所示，首先提供一基底10，接着依序形成一第一III-V族化合物层12、一第二III-V族化合物层14、一第一P型III-V族化合物层16、一未掺杂III-V族化合物层18和一N型III-V族化合物层20由下至上依序堆叠，其中第一P型III-V族化合物层16、未掺杂III-V族化合物层18、N型III-V族化合物层20和第一III-V族化合物层12由相同的第III族和第V族元素所组成的化合物。第一III-V族化合物层12包含氮化镓，第二III-V族化合物层14包含氮化铝镓、氮化铝铟、氮化铝铟镓或氮化铝。举例而言，第一III-V族化合物层12可以为氮化镓，第二III-V族化合物层14可以为N型氮化铝镓、P型氮化铝镓或是未掺杂氮化铝镓，第一P型III-V族化合物层16为P型氮化镓，未掺杂III-V族化合物层18未掺杂的氮化镓，N型III-V族化合物层20为N型氮化镓。此外，根据本专利技术的优选实施例，第二III-V族化合物层14为未掺杂氮化铝镓或P型氮化铝镓。另外，未掺杂III-V族化合物层18的厚度较N型III-V族化合
物层20的厚度大。
[0033]如图2所示，图案化N型III-V族化合物层20、未掺杂III-V族化合物层18和第一P型III-V族化合物层16以形成一栅极22，图案化的方式可以为一蚀刻制作工艺，在蚀刻时以第二III-V族化合物层14为停止层蚀刻N型III-V族化合物层20、未掺杂III-V族化合物层18和第一P型III-V族化合物层16。然后，形成一保护层24顺应地覆盖第二III-V族化合物层14和栅极22。
[0034]如图3所示，图案化保护层24以在保护层24上形成数个开口26，之后形成一源极电极28、一漏极电极30和一栅极电极32分别位于各个开口26中，其中栅极电极32位于栅极22正上方并且接触N型III-V族化合物层20，源极电极28和漏极电极30分别位于栅极22的两侧，源极电极28和漏极电极30各自接触第二III-V族化合物层，14，至此本专利技术的常关型(normally-off)的高电子迁移率晶体管100业已完成。
[0035]如图3所示，一种高电子迁移率晶体管100包含一基底10，一第一III-V族化合物层12覆盖基底10，一第二III-V族化合物层14设置于第一III-V族化合物层12上并且接触第一III-V本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种高电子迁移率晶体管，其特征在于，包含：第一III-V族化合物层；第二III-V族化合物层，设置于该第一III-V族化合物层上，该第二III-V族化合物层的组成与该第一III-V族化合物层不同；栅极，设置于该第二III-V族化合物层上，其中该栅极包含：第一P型III-V族化合物层、未掺杂III-V族化合物层和N型III-V族化合物层，由下至上依序堆叠，该第一P型III-V族化合物层、该未掺杂III-V族化合物层、该N型III-V族化合物层和该第一III-V族化合物层由相同的第III族和第V族元素所组成的化合物；源极电极，设置于该栅极的一侧；漏极电极，设置于该栅极的另一侧；以及栅极电极，设置该栅极的正上方。2.如权利要求1所述的高电子迁移率晶体管，其中该栅极另包含第二P型III-V族化合物层，设置于该第一P型III-V族化合物层的下方，该第二P型III-V族化合物层和该第二III-V族化合物层由相同的第III族和第V族元素所组成的化合物。3.如权利要求2所述的高电子迁移率晶体管，其中该第二P型III-V族化合物层为P型氮化铝镓，该第二III-V族化合物层为未掺杂氮化铝镓。4.如权利要求1所述的高电子迁移率晶体管，该第一III-V族化合物层为氮化镓，该第二III-V族化合物层包含氮化铝镓、氮化铝铟、氮化铝铟镓或氮化铝。5.如权利要求1所述的高电子迁移率晶体管，其中该未掺杂III-V族化合物层的厚度大于该N型III-V族化合物层的厚度。6.如权利要求1所述的高电子迁移率晶体管，其中该第一P型III-V族化合物层的厚度是该未掺杂III-V族化合物层的2至6倍，该第一P型III-V族化合物层的厚度是该N型III-V族化合物层的2至3倍。7.如权利要求1所述的高电子迁移率晶体管，其中该第一P型III-V族化合物层为P型氮化镓，该未掺杂III-V族化合物层为未掺杂的氮化镓，该N型III-V族化合物层为N型氮化镓，该第二III-V族化合物层为氮化铝镓，该第一III-V族化合物层为氮化镓。8.一种高电子迁移率晶体管的制作方法，包含：依序形成第一III-V族化合物层、第二III-V族化合物层、第一P型III-V族化合物层、未掺杂III-V族化...

【专利技术属性】
技术研发人员：杨柏宇，
申请(专利权)人：联华电子股份有限公司，
类型：发明
国别省市：