一种印制电路板制造技术

本发明专利技术公开了一种印制电路板。该印制电路板包括：至少包括L2/L3芯板和L4/L5芯板，且至少两张芯板按照顺序依次叠层放置；在包括L2/L3芯板和L4/L5芯板的基础上，每增加N张芯板，印制电路板增加2N个测试孔，N的取值包括大于或等于0的整数；测试孔之间的短路情况或者开路情况与芯板是否放反相关。本发明专利技术实施例提供的印制电路板，降低了印制电路板的芯板放反的检测难度。检测难度。检测难度。

【技术实现步骤摘要】
一种印制电路板


[0001]本专利技术涉及电子
，尤其涉及一种印制电路板。

技术介绍

[0002]在印制电路板(PCB)压合生产过程中由于两芯板放错风险很高，目前业内大多通过规范配套和棕化放板、接板减少问题产生，但是这种问题仍然无法避免。
[0003]有些产品可通过电测、FQA出货切片等方式拦截。但部分产品，尤其是高密度互连(High Density Interconnector，HDI)印制电路板，一旦芯板放错很难发现，只能到客户端上件使用、测试时才能发现。
[0004]因此，亟需一种很容易检测芯板反向放置的印制电路板。

技术实现思路

[0005]本专利技术提供一种印制电路板以及印制电路板，以降低印制电路板的芯板放反的检测难度。
[0006]本专利技术实施例提供了一种印制电路板，包括：至少包括L2/L3芯板和L4/L5芯板，且至少两张芯板按照顺序依次叠层放置；
[0007]在包括L2/L3芯板和L4/L5芯板的基础上，每增加N张芯板，所述印制电路板增加2N个测试孔，所述N的取值包括大于或等于0的整数；
[0008]测试孔之间的短路情况或者开路情况与芯板是否放反相关。
[0009]可选的，所述印制电路板的测试孔包括：1阶盲孔、2阶盲孔、
……
(2N+1)阶盲孔、(2N+2)阶盲孔；所述盲孔位于所述印制电路板的表面，所述盲孔设置有孔口焊环，不同盲孔的孔口焊环绝缘设置；
[0010]无芯板放反的印制电路板中，2k
‑<br/>1阶盲孔的孔底焊盘与2k
‑
1阶盲孔对应；2k阶盲孔的孔底焊盘与2k
‑
1阶盲孔和2k阶盲孔对应，所述k的取值包括大于或等于1的整数；
[0011]无芯板放反的印制电路板中，所述印制电路板为M层板，其中，所述M的取值包括大于或等于6的偶数；
[0012]LS层板对应1阶盲孔、2阶盲孔
……
、S
‑
2阶盲孔，且LS层板为同一网络铺铜设计，其中，所述S的取值包括大于或等于4且小于或等于M
‑
2的偶数。
[0013]可选的，所有盲孔均开路，无芯板放反。
[0014]可选的，i阶盲孔，i
‑
1盲孔
……
1阶盲孔短路，i+1阶盲孔
……
(2N+2)阶盲孔开路，L2/L3芯板与Li+2/Li+3芯板放反，所述i的取值包括大于或等于2的偶数。
[0015]可选的，i
‑
1阶盲孔和i阶盲孔短路，其它盲孔均开路，Li/Li+1芯板和Li+2/Li+3芯板放反，所述i的取值包括大于或等于2的偶数。
[0016]可选的，所有盲孔均短路，L2/L3芯板和最下层芯板放反。
[0017]可选的，i
‑
1阶盲孔、i阶盲孔、
……
(2N+1)阶盲孔、(2N+2)阶盲孔短路，其它盲孔均开路，Li/Li+1芯板和最下层芯板放反，所述i的取值包括大于或等于2的偶数。
[0018]可选的，在包括L2/L3芯板和L4/L5芯板的基础上，增加第j张芯板，所述j的取值包括大于或等于1的整数，第j张芯板为L(2j+4)/L(2j+5),增加的测试孔为(2j+1)阶盲孔和(2j+2)阶盲孔。
[0019]可选的，短路连接的盲孔露出同一个孔底焊盘；
[0020]开路连接的盲孔露出位于不同层的孔底焊盘。
[0021]可选的，外部测量设置和盲孔构成导电通路。
[0022]本实施例提供的技术方案，根据测试孔之间的短路情况或者开路情况，来判断印制电路板是否存在两芯板放反的情况，实现了一种容易检测两芯板反向放置的印制电路板，相比到客户端上件使用、测试时才能发现，降低了印制电路板中两芯板放反的检测难度。
附图说明
[0023]图1是本专利技术实施例提供的一种印制电路板的结构示意图；
[0024]图2是本专利技术实施例提供的另一种印制电路板的结构示意图；
[0025]图3是本专利技术实施例提供的又一种印制电路板的结构示意图；
[0026]图4是图1中L2/L3芯板和L4/L5芯板放反的结构示意图；
[0027]图5是图2中L4/L5芯板和L6/L7芯板放反的结构示意图；
[0028]图6是图2中L2/L3芯板和L6/L7芯板放反的结构示意图；
[0029]图7是图3中L6/L7芯板和L8/L9芯板放反的结构示意图；
[0030]图8是图3中L2/L3芯板和L8/L9芯板放反的结构示意图；
[0031]图9是图3中L4/L5芯板和L8/L9芯板放反的结构示意图。
具体实施方式
[0032]下面结合附图和实施例对本专利技术作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本专利技术，而非对本专利技术的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本专利技术相关的部分而非全部结构。
[0033]本专利技术实施例提供了一种印制电路板，该印制电路板包括：至少包括L2/L3芯板和L4/L5芯板，且至少两张芯板按照顺序依次叠层放置；在包括L2/L3芯板和L4/L5芯板的基础上，每增加N张芯板，印制电路板增加2N个测试孔，N的取值包括大于或等于0的整数；测试孔之间的短路情况或者开路情况与芯板是否放反相关。
[0034]示例性的，参见图1，该印制电路板包括L2/L3芯板和L4/L5芯板，印制电路板的测试孔包括1阶盲孔和2阶盲孔。
[0035]参见图2，该印制电路板在包括L2/L3芯板和L4/L5芯板的基础上，增加了L6/L7芯板，印制电路板在包括1阶盲孔和2阶盲孔的基础上，增加了2个测试孔，分别是3阶盲孔和4阶盲孔。
[0036]参见图3，该印制电路板在包括L2/L3芯板和L4/L5芯板的基础上，增加了L6/L7芯板和L8/L9芯板，印制电路板在包括1阶盲孔和2阶盲孔的基础上，增加了4个测试孔，分别是3阶盲孔、4阶盲孔、5阶盲孔和6阶盲孔。
[0037]本实施例提供的技术方案，根据测试孔之间的短路情况或者开路情况，来判断印
制电路板是否存在两芯板放反的情况，实现了一种容易检测两芯板反向放置的印制电路板，相比到客户端上件使用、测试时才能发现，降低了印制电路板中两芯板放反的检测难度。
[0038]可选的，印制电路板的测试孔包括：1阶盲孔、2阶盲孔、
……
(2N+1)阶盲孔、(2N+2)阶盲孔；盲孔位于印制电路板的表面，盲孔设置有孔口焊环，不同盲孔的孔口焊环绝缘设置；无芯板放反的印制电路板中，2k
‑
1阶盲孔的孔底焊盘与2k
‑
1阶盲孔对应；2k阶盲孔的孔底焊盘与2k
‑
1阶盲孔和2k阶盲孔对应，k的取值包括大于或等于1的整数；无芯板放反的印制电路板中，印制电路板为M层板，其中，M的取值包括大于或等于6的偶数；LS层板对应1本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种印制电路板，其特征在于，包括：至少包括L2/L3芯板和L4/L5芯板，且至少两张芯板按照顺序依次叠层放置；在包括L2/L3芯板和L4/L5芯板的基础上，每增加N张芯板，所述印制电路板增加2N个测试孔，所述N的取值包括大于或等于0的整数；测试孔之间的短路情况或者开路情况与芯板是否放反相关。2.根据权利要求1所述的印制电路板，其特征在于，所述印制电路板的测试孔包括：1阶盲孔、2阶盲孔、
……
(2N+1)阶盲孔、(2N+2)阶盲孔；所述盲孔位于所述印制电路板的表面，所述盲孔设置有孔口焊环，不同盲孔的孔口焊环绝缘设置；无芯板放反的印制电路板中，2k
‑
1阶盲孔的孔底焊盘与2k
‑
1阶盲孔对应；2k阶盲孔的孔底焊盘与2k
‑
1阶盲孔和2k阶盲孔对应，所述k的取值包括大于或等于1的整数；无芯板放反的印制电路板中，所述印制电路板为M层板，其中，所述M的取值包括大于或等于6的偶数；LS层板对应1阶盲孔、2阶盲孔
……
、S
‑
2阶盲孔，且LS层板为同一网络铺铜设计，其中，所述S的取值包括大于或等于4且小于或等于M
‑
2的偶数。3.根据权利要求2所述的印制电路板，其特征在于，所有盲孔均开路，无芯板放反。4.根据权利要求2所述的印制电路板，其特征在于，i阶盲孔，i

【专利技术属性】
技术研发人员：宋祥群，何思良，杨云，
申请(专利权)人：生益电子股份有限公司，
类型：发明
国别省市：