封装结构及其制造方法技术

本发明专利技术提供一种封装结构及其制造方法，所述封装结构包括第一芯片、第二芯片、介电体、导电端子、线路层以及图案化绝缘层。第二芯片配置于第一芯片上。第二芯片的第二主动面面向第一芯片的第一主动面。介电体覆盖第一芯片。导电端子位于介电体上且相对于第二芯片。线路层包括第一线路部分以及第二线路部分。第一线路部分贯穿介电体。第一芯片经由第一线路部分电性连接于导电端子。第二线路部分嵌入介电体。第二芯片经由第二线路部分电性连接于第一芯片。图案化绝缘层覆盖线路层且嵌入介电体。图案化绝缘层覆盖线路层且嵌入介电体。图案化绝缘层覆盖线路层且嵌入介电体。

【技术实现步骤摘要】
封装结构及其制造方法


[0001]本专利技术涉及一种封装结构及其制造方法，尤其涉及一种具有多个芯片的封装结构及其制造方法。

技术介绍

[0002]为了使得电子产品能达到轻薄短小的设计，半导体封装技术亦跟着日益进展，以发展出符合小体积、重量轻、高密度以及在市场上具有高竞争力等要求的产品。
[0003]而在具有多个芯片的芯片封装结构中，如何提升芯片与芯片之间信号传输质量或效率，实已成目前亟欲解决的课题。

技术实现思路

[0004]本专利技术是针对一种芯片封装结构及芯片封装结构的制造方法，其具有较佳的信号传输质量或效率。
[0005]根据本专利技术的实施例，封装结构包括第一芯片、第二芯片、介电体、导电端子、第一线路层以及第一图案化绝缘层。第一芯片具有第一主动面。第二芯片具有第二主动面。第二芯片以其第二主动面面向第一主动面的方式设置于第一芯片上。介电体覆盖第一芯片。导电端子位于介电体上且相对于第二芯片。第一线路层包括第一线路部分以及第二线路部分。第一线路部分贯穿介电体。第一芯片经由第一线路部分电性连接于导电端子。第二线路部分嵌入介电体。第二芯片经由第二线路部分电性连接于第一芯片。第一图案化绝缘层覆盖线路层且嵌入介电体。
[0006]根据本专利技术的实施例，封装结构的制造方法包括以下步骤：提供载板；设置第一芯片于载板上；形成介电体于载板上，以覆盖第一芯片；形成第一线路层于载板上，且第一线路层包括第一线路部分以及第二线路部分，其中第一线路部分贯穿介电体，且第二线路部分嵌入介电体；形成第一图案化绝缘层于载板上，以覆盖线路层且嵌入介电体；设置第二芯片于第一芯片上，第二芯片的第二主动面面向第一芯片的第一主动面，且使第二芯片经由第二线路部分电性连接于第一芯片；以及移除载板，以于相对于第二芯片的介电体上形成导电端子，且使第一芯片经由第一线路部分电性连接于导电端子。
[0007]基于上述，本专利技术的芯片封装结构及芯片封装结构的制造方法可以具有较佳的信号传输质量或效率。
附图说明
[0008]图1A至图1E是依照本专利技术的第一实施例的一种封装结构的部分制造方法的部分剖视示意图；
[0009]图1F是依照本专利技术的第一实施例的一种封装结构的剖视示意图；
[0010]图1G是依照本专利技术的第一实施例的一种封装结构的部分剖视示意图；
[0011]图2是依照本专利技术的第二实施例的一种封装结构的剖视示意图；
[0012]图3是依照本专利技术的第三实施例的一种封装结构的剖视示意图。
[0013]附图标记说明
[0014]100、200、300：封装结构；
[0015]110：第一芯片；
[0016]110a：第一主动面；
[0017]110b：第一背面；
[0018]110c：第一侧面；
[0019]120：第二芯片；
[0020]120a：第二主动面；
[0021]120b：第二背面；
[0022]120c：第二侧面；
[0023]111、121：基材；
[0024]112、122：芯片连接垫；
[0025]113、123：芯片绝缘层；
[0026]124：芯片保护层；
[0027]125：芯片端子；
[0028]125s：籽晶层；
[0029]125p：镀覆层；
[0030]125r：导电连接层；
[0031]130：重布线路层；
[0032]131、133：导电层；
[0033]132、134：绝缘层；
[0034]134d：开口；
[0035]140：介电体；
[0036]140d、140e：介电开口；
[0037]140a：介电顶面；
[0038]140b：介电底面；
[0039]150：第一线路层；
[0040]150a：导电顶面；
[0041]150b：导电底面；
[0042]150c：导电侧面；
[0043]151：第一线路部分；
[0044]152：第二线路部分；
[0045]151s、152s、153s：籽晶层；
[0046]151p、152p、153p：镀覆层；
[0047]160：第一图案化绝缘层；
[0048]160d：绝缘开口；
[0049]178：导电连接件；
[0050]179：导电端子；
[0051]F1、F2：界面；
[0052]184：黏着层；
[0053]181：填充层；
[0054]282、382：模封体；
[0055]383：热界面材料；
[0056]384：散热件；
[0057]92：离型层；
[0058]91：载板。
具体实施方式
[0059]现将详细地参考本专利技术的示范性实施例，示范性实施例的实例说明于附图中。只要有可能，相同元件符号在附图和描述中用来表示相同或相似部分。
[0060]本文所使用的方向用语(例如，上、下、右、左、前、后、顶部、底部)仅作为参看所绘附图使用且不意欲暗示绝对定向。另外，为求清楚表示，于附图中可能省略示出了部分的膜层或构件。
[0061]除非另有限制，否则术语“设置(disposed)”、“连接(connected)”、“接触(contacted)”和其他在本文中的类似用语是广义上使用的并且涵盖直接和间接设置、连接、接触和其他类似用语。类似地，术语“面向(facing、faces)”和其在本文中的类似用语是广义上使用的并且涵盖直接和间接面向。因此，附图和描述应被视为在本质上是说明性而非限制性的。
[0062]除非另有明确说明，否则本文所述任何方法绝不意欲被解释为要求按特定顺序执行其步骤。
[0063]参照本实施例的附图以更全面地阐述本专利技术。然而，本专利技术亦可以各种不同的形式体现，而不应限于本文中所述的实施例。附图中的层或区域的厚度、尺寸或大小会为了清楚起见而放大。相同或相似的参考号码表示相同或相似的组件，以下段落将不再一一赘述。
[0064]图1A至图1E是依照本专利技术的第一实施例的一种封装结构的部分制造方法的部分剖视示意图。
[0065]请参照图1A，提供载板91。本专利技术对于载板91并无特别的限制，只要载板91可以适于承载形成于其上膜层或设置于其上的组件即可。
[0066]在本实施例中，载板91上可以具有离型层92，但本专利技术不限于此。离型层92例如是光热转换(light to heat conversion；LTHC)黏着层或其他类似的膜层。
[0067]请继续参照图1A，在本实施例中，可以于载板91上形成重布线路层130。重布线路层130可以包括导电层131、133以及绝缘层132、134。最顶的绝缘层134(即，重布线路层130中最远离载板91的绝缘层；可以被称为：第二图案化绝缘层)可以具有多个开口134d本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种封装结构，其特征在于，包括：第一芯片，具有第一主动面；第二芯片，具有第二主动面，且所述第二芯片以所述第二主动面面向所述第一主动面的方式设置于所述第一芯片上；介电体，覆盖所述第一芯片；导电端子，位于所述介电体上且相对于所述第二芯片；第一线路层，包括第一线路部分以及第二线路部分，其中：所述第一线路部分贯穿所述介电体，且所述第一芯片经由所述第一线路部分电性连接于所述导电端子；且所述第二线路部分嵌入所述介电体，且所述第二芯片经由所述第二线路部分电性连接于所述第一芯片；以及第一图案化绝缘层，覆盖所述第一线路层且嵌入所述介电体。2.根据权利要求1所述的封装结构，其特征在于，其中所述第一芯片包括位于所述第一主动面上的第一连接垫及第一芯片绝缘层，所述第一芯片绝缘层暴露出部分的所述第一连接垫，且所述第二线路部分直接接触所述第一连接垫。3.根据权利要求1所述的封装结构，其特征在于，其中所述第二芯片包括位于所述第二主动面上的第二连接垫、第二芯片绝缘层及芯片端子，所述第二芯片绝缘层暴露出部分的所述第二连接垫，所述芯片端子直接接触所述第二连接垫，且所述封装结构还包括：导电连接件，设置于所述第一芯片与所述第二芯片之间，且所述第一芯片经由所述导电连接件电性连接于所述第二芯片的所述芯片端子。4.根据权利要求1所述的封装结构，其特征在于，其中所述介电体具有介电底面，所述第一线路层具有导电底面，且所述介电底面及所述导电底面不共面。5.根据权利要求1所述的封装结构，其特征在于，其中所...

【专利技术属性】
技术研发人员：张简上煜，林南君，徐宏欣，
申请(专利权)人：力成科技股份有限公司，
类型：发明
国别省市：