半导体电路制造技术

本实用新型专利技术涉及一种半导体电路，包括高压集成电路和开关管；高压集成电路包括驱动电路、欠压保护电路和故障逻辑控制电路；欠压保护电路包括有多路电压比较电路和欠压比较器，欠压比较器的输出端连接至故障逻辑控制电路；每一路电压比较电路包括有下拉电阻、基准电阻和检测比较器，下拉电阻的第一端连接至基准电源，下拉电阻的第二端通过基准电阻接地，下拉电阻的第二端还连接至检测比较器的正极输入端，检测比较器的负极输入端用于连接半导体电路的外接处理器，检测比较器的输出端连接至欠压比较器的负极输入端。该半导体电路可以实现欠压阈值的灵活可调，能够适应半导体电路中复杂的欠压保护需求，提高电路运行的稳定性和可靠性。靠性。靠性。

【技术实现步骤摘要】
半导体电路


[0001]本技术涉及一种半导体电路，属于半导体电路应用


技术介绍

[0002]半导体电路是一种将电力电子和集成电路技术结合的功率驱动类产品，其也被称智能功率模块(IPM，Intelligent Power Module)。智能功率模块把功率开关器件和HVIC(High Voltage Integrated Circuit，高压集成电路)集成在一起，并内置有过电压、过电流和过热等故障检测电路。智能功率模块一方面可以通过接收MCU的控制信号并驱动后续电路工作，另一方面又可以将系统的状态检测信号反馈回MCU。与传统分离布置的方案相比，智能功率模块以其高集成度、高可靠性等优势赢得越来越大的市场，尤其适合于驱动电机的变频器及各种逆变电源，是用于变频调速、冶金机械、电力牵引、伺服驱动及变频家电的理想电力电子器件。
[0003]智能功率模块的欠压保护，指的是产品在工作时，某些器件的工作电压达不到预期水平的情况下对电路作出的保护动作。例如智能功率模块使用15V的电源供电，若供电电压低于12.5V(典型值)，且时间超过预先限定的时长，就会发生欠压保护。此时将封锁门极驱动电路，模块的Fault端输出故障信号，以使得外围主控板切断模块工作。相关技术中，智能功率模块所设定的欠压比较阈值往往比较单一，只能检测一种固定的电压水平，难以适应较为复杂的应用环境，而设置多个欠压保护电路，又会提高模块的综合成本。
[0004]综上所述，相关技术中存在的技术问题亟需得到解决。

技术实现思路

[0005]本技术需要解决的技术问题是解决现有的半导体电路中欠压比较阈值往往比较单一，只能检测一种固定的电压水平，难以适应较为复杂的应用环境所带来的一系列问题。
[0006]具体地，本技术公开一种半导体电路，包括高压集成电路和开关管；所述高压集成电路包括驱动电路、欠压保护电路和故障逻辑控制电路，所述驱动电路连接于所述开关管；
[0007]所述欠压保护电路包括有多路电压比较电路和欠压比较器，所述欠压比较器的正极输入端连接至欠压监测点，所述欠压比较器的输出端连接至所述故障逻辑控制电路；每一路所述电压比较电路包括有下拉电阻、基准电阻和检测比较器，所述下拉电阻的第一端连接至基准电源，所述下拉电阻的第二端通过所述基准电阻接地，所述下拉电阻的第二端还连接至所述检测比较器的正极输入端，所述检测比较器的负极输入端用于连接所述半导体电路的外接处理器，所述检测比较器的输出端连接至所述欠压比较器的负极输入端；其中，至少两路所述电压比较电路中的所述下拉电阻和所述基准电阻的阻值比值不同。
[0008]可选地，所述驱动电路包括高压侧驱动电路和低压侧驱动电路，所述高压侧驱动电路和低压侧驱动电路连接。
[0009]可选地，所述高压侧驱动电路包括三路相同的高压驱动单元，每路所述高压驱动单元包括上桥臂信号输入端、两路高压侧供电端和高压侧控制输出端；其中，所述上桥臂信号输入端用于接收外围主控板输出的上桥臂PWM控制信号，所述两路高压侧供电端分别用于输入一相上下桥臂开关管对应的两路控制信号，所述高压侧控制输出端用于输出一路驱动一相上桥臂开关管的驱动信号。
[0010]可选地，所述高压驱动单元包括第一斯密特触发器、第一滤波电路、第一电位位移电路、第一死区互锁单元、脉冲生成电路、DV/DT滤波器电路、锁存器、或非逻辑门、UV滤波电路、第一MOS管、第二MOS管、第一限流电阻器、第二限流电阻器和第一输出驱动电路；
[0011]其中，所述第一斯密特触发器的输入端为所述上桥臂信号输入端，所述第一斯密特触发器的输出端与第一滤波电路的输入端连接；所述第一滤波电路的输出端与所述第一电位位移电路的输入端连接；所述电位位移电路的输出端与所述第一死区互锁单元的输入端连接；所述第一死区互锁单元的输出端与所述脉冲生成电路的输入端连接；所述脉冲生成电路的输出端与所述第一MOS管、所述第二MOS管的栅极连接，所述第一MOS管、所述第二MOS管的漏极与所述DV/DT滤波器电路的输入端连接，所述第一MOS管的漏极通过所述第一限流电阻器连接至所述高压侧供电端的正极端，所述第二MOS管的漏极通过所述第二限流电阻器连接至所述高压侧供电端的正极端；所述DV/DT滤波器电路的输出端与所述锁存器的第一输入端连接，所述UV滤波电路的输出端与所述锁存器的第二输入端连接；所述DV/DT滤波器电路的输出端与所述或非逻辑门的第一输入端连接，所述锁存器的输出端与所述或非逻辑门的第二输入端连接；所述或非逻辑门的输出端连接至所述第一输出驱动电路的输入端。
[0012]可选地，所述第一输出驱动电路包括：
[0013]第三MOS管和第四MOS管；
[0014]所述第三MOS管的栅极和所述第四MOS管的栅极共接于所述第一输出驱动电路的输入端，所述第三MOS管的漏极连接所述高压侧供电端的正极端，所述第三MOS管的源极和所述第四MOS管的漏极共接于所述第一输出驱动电路的输出端，所述第四MOS管的源极连接于所述高压侧供电端的负极端。
[0015]可选地，所述低压侧驱动电路包括三路相同的低压驱动单元，每路所述低压驱动单元包括下桥臂信号输入端、低压侧供电端、低电压参考端和低压侧控制输出端；其中，所述下桥臂信号输入端用于接收外围主控板输出的下桥臂PWM控制信号，所述低压侧控制输出端用于输出一路驱动一相下桥臂开关管的驱动信号。
[0016]可选地，所述低压驱动单元包括第二斯密特触发器、第二滤波电路、第二电位位移电路、第二死区互锁单元、延时电路、比较器和第二输出驱动电路；
[0017]其中，所述第二斯密特触发器的输入端为所述下桥臂信号输入端，所述第二斯密特触发器的输出端与第二滤波电路的输入端连接；所述第二滤波电路的输出端与所述第二电位位移电路的输入端连接；所述第二电位位移电路的输出端与所述第二死区互锁单元的输入端连接；所述第二死区互锁单元的输出端与所述延时电路的输入端连接；所述脉冲生成电路和所述延时电路的输出端连接所述比较器的输入端，所述比较器的输出端连接所述第二输出驱动电路的输入端。
[0018]可选地，所述第二输出驱动电路包括：
[0019]第五MOS管和第六MOS管；
[0020]所述第五MOS管的栅极和所述第六MOS管的栅极共接于所述第二输出驱动电路的输入端，所述第五MOS管的漏极连接所述低压侧供电端，所述第五MOS管的源极和所述第六MOS管的漏极共接于所述第二输出驱动电路的输出端，所述第六MOS管的源极接地。
[0021]可选地，所述欠压保护电路还包括编码器；
[0022]所述编码器的输入端用于连接所述半导体电路的外接处理器；
[0023]所述编码器包括有多路输出，各路输出分别连接至不同的所述电压比较电路的检测比较器的负极输入端。
[0024]可选地，所述高压集成电路还包括过温保护电路、短路保护电路和过流保护电路。
[0025]本技术的半导体电路，包括高压集成电路和开关管；所述高本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体电路，其特征在于，所述半导体电路包括：高压集成电路和开关管；所述高压集成电路包括驱动电路、欠压保护电路和故障逻辑控制电路，所述驱动电路连接于所述开关管；所述欠压保护电路包括有多路电压比较电路和欠压比较器，所述欠压比较器的正极输入端连接至欠压监测点，所述欠压比较器的输出端连接至所述故障逻辑控制电路；每一路所述电压比较电路包括有下拉电阻、基准电阻和检测比较器，所述下拉电阻的第一端连接至基准电源，所述下拉电阻的第二端通过所述基准电阻接地，所述下拉电阻的第二端还连接至所述检测比较器的正极输入端，所述检测比较器的负极输入端用于连接所述半导体电路的外接处理器，所述检测比较器的输出端连接至所述欠压比较器的负极输入端；其中，至少两路所述电压比较电路中的所述下拉电阻和所述基准电阻的阻值比值不同。2.根据权利要求1所述的半导体电路，其特征在于，所述驱动电路包括高压侧驱动电路和低压侧驱动电路，所述高压侧驱动电路和低压侧驱动电路连接。3.根据权利要求2所述的半导体电路，其特征在于，所述高压侧驱动电路包括三路相同的高压驱动单元，每路所述高压驱动单元包括上桥臂信号输入端、两路高压侧供电端和高压侧控制输出端；其中，所述上桥臂信号输入端用于接收外围主控板输出的上桥臂PWM控制信号，所述两路高压侧供电端分别用于输入一相上下桥臂开关管对应的两路控制信号，所述高压侧控制输出端用于输出一路驱动一相上桥臂开关管的驱动信号。4.根据权利要求3所述的半导体电路，其特征在于，所述高压驱动单元包括第一斯密特触发器、第一滤波电路、第一电位位移电路、第一死区互锁单元、脉冲生成电路、DV/DT滤波器电路、锁存器、或非逻辑门、UV滤波电路、第一MOS管、第二MOS管、第一限流电阻器、第二限流电阻器和第一输出驱动电路；其中，所述第一斯密特触发器的输入端为所述上桥臂信号输入端，所述第一斯密特触发器的输出端与第一滤波电路的输入端连接；所述第一滤波电路的输出端与所述第一电位位移电路的输入端连接；所述第一电位位移电路的输出端与所述第一死区互锁单元的输入端连接；所述第一死区互锁单元的输出端与所述脉冲生成电路的输入端连接；所述脉冲生成电路的输出端与所述第一MOS管、所述第二MOS管的栅极连接，所述第一MOS管、所述第二MOS管的漏极与所述DV/DT滤波器电路的输入端连接，所述第一MOS管的漏极通过所述第一限流电阻器连接至所述高压侧供电端的正极端，所述第二MOS管的漏极通过所述第二限流电阻器连接至所述高压侧供电端的正极端；所述DV/DT滤波器电路的输出端与所述锁存器的第一输入端连接，所述UV滤波电路的输...

【专利技术属性】
技术研发人员：冯宇翔，
申请(专利权)人：广东汇芯半导体有限公司，
类型：新型
国别省市：