驱动保护电路及电子芯片制造技术

本申请公开了一种驱动保护电路及电子芯片。该电路包括高压保护及限流模块、高边驱动过流及开路检测模块、低压侧驱动限流模块和欠压保护模块。本申请的驱动保护电路，高压保护及限流模块用于对输入电压进行过压保护以及对输入电流进行限流，高边驱动过流及开路检测模块用于对来自高压保护及限流模块的电流进行过流检测以及开路检测，低压侧驱动限流模块用于对高压保护及限流模块的低压侧的输出进行限流，欠压保护模块用于分别为高压保护及限流模块和低压侧驱动限流模块提供欠压保护，从而降低了供电电压不稳定状况所带来的不良影响，避免了电压过高、电流过大以及欠压等状况对电路所造成的损害，提高了电路使用寿命。提高了电路使用寿命。提高了电路使用寿命。

【技术实现步骤摘要】
驱动保护电路及电子芯片


[0001]本申请涉及电路
，具体涉及一种驱动保护电路及电子芯片。

技术介绍

[0002]在电子设备的使用过程中，在遇到电压不稳定的情况时，会导致电子设备内部电路出现电压过高、电流过大或欠压等状况，这些状况往往容易对电子设备内部电路中的元器件例如晶体管等造成损害，导致影响电路使用寿命，进而影响电子设备使用寿命。因此，如何设计一种驱动保护电路，以降低电压不稳定状况所带来的不良影响，是当前亟待解决的技术问题。

技术实现思路

[0003]本申请的目的是提供一种驱动保护电路及电子芯片。为了对披露的实施例的一些方面有一个基本的理解，下面给出了简单的概括。该概括部分不是泛泛评述，也不是要确定关键/重要组成元素或描绘这些实施例的保护范围。其唯一目的是用简单的形式呈现一些概念，以此作为后面的详细说明的序言。
[0004]根据本申请实施例的一个方面，提供一种驱动保护电路，包括高压保护及限流模块、以及分别与所述高压保护及限流模块相连接的高边驱动过流及开路检测模块、低压侧驱动限流模块和欠压保护模块；所述欠压保护模块与所述低压侧驱动限流模块相连接；
[0005]所述高压保护及限流模块用于对输入电压进行过压保护以及对输入电流进行限流；
[0006]所述高边驱动过流及开路检测模块用于对来自所述高压保护及限流模块的电流进行过流检测以及开路检测；
[0007]所述低压侧驱动限流模块用于对高压保护及限流模块的低压侧的输出进行限流；
[0008]所述欠压保护模块用于分别为所述高压保护及限流模块和所述低压侧驱动限流模块提供欠压保护。
[0009]在本申请的一些实施例中，所述驱动保护电路还包括外部功率管过流保护模块，所述外部功率管过流保护模块分别与所述高压保护及限流模块以及所述高边驱动过流及开路检测模块相连接，所述外部功率管过流保护模块用于对外部功率管进行过流保护。
[0010]在本申请的一些实施例中，所述外部功率管过流保护模块包括第三比较器、电阻和晶体管，其中，电阻的第一端以及晶体管的第一引脚均与第三比较器的正向输入端相连接，电阻的第二端与第三比较器的负向输入端相连接。
[0011]在本申请的一些实施例中，所述晶体管为三极管，所述三极管的发射极均与第三比较器的正向输入端相连接。
[0012]在本申请的一些实施例中，所述高压保护及限流模块包括第零PMOS管、第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第五PMOS管、第一比较器、第二比较器、第零恒流源、第一恒流源、第二恒流源以及第三恒流源；第零PMOS管的栅极和第一PMOS管的栅极均与
第一比较器的输出端相连接；第一PMOS管的源极与第二PMOS管的源极相连接；第一比较器的正向输入端、第二比较器的反向输入端均与第二PMOS管的漏极相连接；第五PMOS管的源极、第四PMOS管的源极均与第一PMOS管的源极相连接；第零PMOS管的源极、第三PMOS管的源极均与第一恒流源的正极相连接；第三PMOS管的漏极、第二PMOS管的栅极均与第二恒流源的正极相连接；第三PMOS管的栅极与第四PMOS管的栅极相连接；第六PMOS管的漏极与第五PMOS管的漏极相连接；第七PMOS管的栅极与第六PMOS管的栅极相连接；第七PMOS管的源极与第六PMOS管的源极相连接；第七PMOS管的漏极与第零恒流源的负极相连接。
[0013]在本申请的一些实施例中，所述高边驱动过流及开路检测模块包括第八NMOS管、第九NMOS管、第十NMOS管、第十一PMOS管、第十二PMOS管、运算放大器、第四恒流源和第五恒流源，第十一PMOS管的源极与所述高压保护及限流模块相连接，第十一PMOS管的漏极、第十二PMOS管的源极均与运算放大器的反向输入端相连接，运算放大器的输出端连接第十二PMOS管的栅极，第十二PMOS管的漏极、第十NMOS管的栅极、第八NMOS管的栅极以及第九NMOS管的栅极均连接第八NMOS管的漏极，第八NMOS管的源极、第九NMOS管的源极和第十NMOS管的源极均接地，第九NMOS管的漏极连接第四恒流源的负极，第十NMOS管的漏极连接第五恒流源的负极，第四恒流源的正极与第五恒流源的正极相连接。
[0014]在本申请的一些实施例中，所述低压侧驱动限流模块包括第一反相器、第二反相器、第十三PMOS管、第十四NMOS管、第十五PMOS管、第十六NMOS管、第十七NMOS管、第十八NMOS管、第十九PMOS管、第二十NMOS管、第二十一NMOS管、第二十二NMOS管、第二十三NMOS管和第六恒流源；第二十二NMOS管的漏极、第二十三NMOS管的漏极均连接所述高压保护及限流模块；第十三PMOS管的栅极与第十四NMOS管的栅极相连接；第十三PMOS管的漏极、第十四NMOS管的漏极、第十五PMOS管的栅极以及第十六NMOS管的栅极连接在一起；第十五PMOS管的漏极、第十六NMOS管的漏极、第十八NMOS管的漏极、第二十一NMOS管的漏极均与第二十二NMOS管的漏极相连接；第六恒流源的负极、反相器第一反相器的正极以及第十七NMOS管的漏极互相连接；第十八NMOS管的栅极、第一反相器的负极均与第二反相器的正极相连接；第十九PMOS管的栅极、第二十NMOS管的栅极均连接第二反相器的负极；第十九PMOS管的漏极、第二十NMOS管的漏极以及第十八NMOS管的源极均连接到第二十一NMOS管的栅极。
[0015]在本申请的一些实施例中，所述欠压保护模块包括第四比较器，所述第四比较器的负向输入端分别连接所述高压保护及限流模块以及所述低压侧驱动限流模块。
[0016]在本申请的一些实施例中，所述驱动保护电路中的每一比较器均为运算放大器。
[0017]根据本申请实施例的另一个方面，提供一种电子芯片，包括上述任一项所述的驱动保护电路。
[0018]本申请实施例的其中一个方面提供的技术方案可以包括以下有益效果：
[0019]本申请实施例提供的驱动保护电路，包括高压保护及限流模块、高边驱动过流及开路检测模块、低压侧驱动限流模块和欠压保护模块，高压保护及限流模块用于对输入电压进行过压保护以及对输入电流进行限流，高边驱动过流及开路检测模块用于对来自高压保护及限流模块的电流进行过流检测以及开路检测，低压侧驱动限流模块用于对高压保护及限流模块的低压侧的输出进行限流，欠压保护模块用于分别为高压保护及限流模块和低压侧驱动限流模块提供欠压保护，从而降低了供电电压不稳定状况所带来的不良影响，避免了电压过高、电流过大以及欠压等状况对电路所造成的损害，提高了电路使用寿命，能够
很好地满足实际应用的需要。
[0020]本申请的其他特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者，部分特征和优点可以从说明书中推知或毫无疑义地确定，或者通过实施本申请实施例了解。
附图说明
[0021]为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种驱动保护电路，其特征在于，包括高压保护及限流模块、以及分别与所述高压保护及限流模块相连接的高边驱动过流及开路检测模块、低压侧驱动限流模块和欠压保护模块；所述欠压保护模块与所述低压侧驱动限流模块相连接；所述高压保护及限流模块用于对输入电压进行过压保护以及对输入电流进行限流；所述高边驱动过流及开路检测模块用于对来自所述高压保护及限流模块的电流进行过流检测以及开路检测；所述低压侧驱动限流模块用于对高压保护及限流模块的低压侧的输出进行限流；所述欠压保护模块用于分别为所述高压保护及限流模块和所述低压侧驱动限流模块提供欠压保护。2.根据权利要求1所述的驱动保护电路，其特征在于，所述驱动保护电路还包括外部功率管过流保护模块，所述外部功率管过流保护模块分别与所述高压保护及限流模块以及所述高边驱动过流及开路检测模块相连接，所述外部功率管过流保护模块用于对外部功率管进行过流保护。3.根据权利要求2所述的驱动保护电路，其特征在于，所述外部功率管过流保护模块包括第三比较器、电阻和晶体管，其中，电阻的第一端以及晶体管的第一引脚均与第三比较器的正向输入端相连接，电阻的第二端与第三比较器的负向输入端相连接。4.根据权利要求3所述的驱动保护电路，其特征在于，所述晶体管为三极管，所述三极管的发射极均与第三比较器的正向输入端相连接。5.根据权利要求1所述的驱动保护电路，其特征在于，所述高压保护及限流模块包括第零PMOS管、第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第五PMOS管、第一比较器、第二比较器、第零恒流源、第一恒流源、第二恒流源以及第三恒流源；第零PMOS管的栅极和第一PMOS管的栅极均与第一比较器的输出端相连接；第一PMOS管的源极与第二PMOS管的源极相连接；第一比较器的正向输入端、第二比较器的反向输入端均与第二PMOS管的漏极相连接；第五PMOS管的源极、第四PMOS管的源极均与第一PMOS管的源极相连接；第零PMOS管的源极、第三PMOS管的源极均与第一恒流源的正极相连接；第三PMOS管的漏极、第二PMOS管的栅极均与第二恒流源的正极相连接；第三PMOS管的栅极与第四PMOS管的栅极相连接；第六PMOS管的漏极与第五PMOS管的漏极相连接；第七PMOS管的栅极与第六PMOS管的栅极相连接；第七PMOS管的源极与第六PMOS管的源极相连接；第七PMOS管的漏极与第零恒流源的负极相连接。6.根据权利要求1所述的驱动保护电路，其特征在于...

【专利技术属性】
技术研发人员：严文瑞，王云，郝炳贤，张建华，薛静，张梦，楼玥，
申请(专利权)人：广东省大湾区集成电路与系统应用研究院，
类型：发明
国别省市：