一种半导体元件及其制备方法技术

本发明专利技术实施例公开了一种半导体元件及其制备方法。半导体元件中，外延层远离衬底的一侧包括沟槽；氧化层位于沟槽内；栅极多晶硅层和源极多晶硅层均内嵌于氧化层中，栅极多晶硅层和源极多晶硅层之间以该氧化层隔开，氧化层至少暴露栅极多晶硅层的远离衬底的表面；体区和源区均形成于外延层的远离衬底的一端中，体区和源区均位于栅极多晶硅层的左右两侧，相对于源区而言体区位于源区靠近衬底的一侧；源极电极位于体区远离衬底的一侧并与源区电连接；源极多晶硅层与源极电极电连接，源极多晶硅层的掺杂离子的类型与栅极多晶硅层的掺杂离子的类型相反；据此减小了MOSFET在体二极管反向恢复时所需要的电荷总量，从而减小了漏源电压VDS尖峰。VDS尖峰。VDS尖峰。

【技术实现步骤摘要】
一种半导体元件及其制备方法


[0001]本专利技术实施例涉及半导体
，尤其涉及一种半导体元件及其制备方法。

技术介绍

[0002]和传统金属
‑
氧化层半导体场效晶体管(Metal
‑
Oxide
‑
Semiconductor Field
‑
Effect Transistor，MOSFET)相比，深沟道MOSFET有更好的品质因数(figure of merit，FOM)。由于采用电藕平衡设计，分裂栅型功率MOSFET能够同时实现低导通电阻和低反向传输电容，从而降低系统的导通损耗和开关损耗，提高电子产品的使用效率。
[0003]然而实际应用中，比如谐振拓扑的电源或者无刷电机应用，在每一次开关过程中都会经历MOSFET体二极管的反向恢复，在体二极管反向恢复的时候，漏源电压VDS容易尖峰过大从而直接导致MOSFET过压失效。因此如何减小漏源电压VDS尖峰，成为亟待解决的技术问题。

技术实现思路

[0004]本专利技术实施例提供一种半导体元件及其制备方法，以减小MOSFET在体二极管反向恢复时所需要的电荷总量，从而减小漏源电压VDS尖峰，保证MOSFET的良好性能。
[0005]第一方面，本专利技术实施例提供了一种半导体元件，包括：
[0006]衬底；
[0007]外延层，位于所述衬底的一侧，所述外延层远离所述衬底的一侧包括沟槽；
[0008]氧化层，位于所述沟槽内；
[0009]栅极多晶硅层和源极多晶硅层，均内嵌于所述氧化层中；所述栅极多晶硅层和所述源极多晶硅层之间以所述氧化层隔开，所述氧化层至少暴露所述栅极多晶硅层的远离所述衬底的表面；
[0010]体区和源区，均形成于所述外延层的远离所述衬底的一端中；所述体区和所述源区均位于所述栅极多晶硅层的左右两侧；相对于所述源区，所述体区位于所述源区靠近所述衬底的一侧；
[0011]源极电极，位于所述体区远离所述衬底的一侧，并与所述源区电连接；
[0012]其中，所述源极多晶硅层与所述源极电极电连接，所述源极多晶硅层的掺杂离子的类型与所述栅极多晶硅层的掺杂离子的类型相反。
[0013]可选地，所述衬底、所述外延层、所述源区和所述栅极多晶硅层的掺杂离子的类型均为P型；
[0014]所述体区和所述源极多晶硅层的掺杂离子的类型均为N型。
[0015]可选地，所述衬底、所述外延层、所述源区和所述栅极多晶硅层的掺杂离子的类型均为N型；
[0016]所述体区和所述源极多晶硅层的掺杂离子的类型为P型。
[0017]可选地，所述栅极多晶硅层位于所述源极多晶硅层远离所述衬底的一侧；
[0018]所述栅极多晶硅层与所述沟槽之间的所述氧化层为第一氧化层；
[0019]所述栅极多晶硅层与所述源极多晶硅层之间的所述氧化层为中间氧化层；
[0020]所述源极多晶硅层与所述沟槽之间的所述氧化层为第二氧化层；
[0021]其中，所述中间氧化层和所述第一氧化层一体成型。
[0022]可选地，所述栅极多晶硅层环绕所述源极多晶硅层；
[0023]所述氧化层暴露所述栅极多晶硅层的远离所述衬底的表面和所述源极多晶硅层的远离所述衬底的表面；所述栅极多晶硅层的远离所述衬底的表面与所述源极多晶硅层的远离所述衬底的表面齐平；所述栅极多晶硅层靠近所述衬底的表面与所述沟槽的底部之间的距离，小于所述源极多晶硅层靠近所述衬底的表面与所述沟槽的底部之间的距离；
[0024]所述栅极多晶硅层与所述沟槽之间的所述氧化层为第一氧化层；
[0025]所述栅极多晶硅层与所述源极多晶硅层之间的所述氧化层为中间氧化层；
[0026]所述源极多晶硅层与所述沟槽之间的所述氧化层为第二氧化层；
[0027]其中，所述第一氧化层、所述中间氧化层和所述第二氧化层一体成型。
[0028]可选地，还包括：漏极电极，所述漏极电极位于所述衬底远离所述外延层的一侧并与所述衬底电连接。
[0029]可选地，所述第一氧化层、所述中间氧化层和所述第二氧化层的材质均包括氧化硅。
[0030]第二方面，本专利技术实施例还提供了一种半导体元件的制备方法，包括：
[0031]提供衬底；
[0032]在所述衬底的一侧形成外延层，所述外延层远离所述衬底的一侧包括沟槽；
[0033]在所述沟槽内形成氧化层、栅极多晶硅层和源极多晶硅层，所述栅极多晶硅层和所述源极多晶硅层均内嵌于所述氧化层中，所栅极多晶硅层和所述源极多晶硅层之间以所述氧化层隔开，所述氧化层至少暴露所述栅极多晶硅层的远离所述衬底的表面；
[0034]在所述外延层的远离所述衬底的一端中形成体区和源区，所述体区和所述源区均位于所述栅极多晶硅层的左右两侧；相对于所述源区，所述体区位于所述源区靠近所述衬底的一侧；
[0035]在所述体区远离所述衬底的一侧形成源极电极；
[0036]其中，设置所述源极电极分别与所述源区和所述源极多晶硅层电连接，所述源极多晶硅层的掺杂离子的类型与所述栅极多晶硅层的掺杂离子的类型相反。
[0037]可选地，所述氧化层包括第一氧化层、中间氧化层和第二氧化层；在所述沟槽内形成氧化层、栅极多晶硅层和源极多晶硅层包括：
[0038]在所述沟槽的底部、所述沟槽的侧壁以及所述外延层远离所述衬底的表面形成第二氧化层；
[0039]在所述第二氧化层所围空间中形成第一本征多晶硅层，所述第一本征多晶硅层在所述沟槽内的高度小于所述沟槽的深度，并向所述第一本征多晶硅层中注入第一类型掺杂离子，形成源极多晶硅层；
[0040]去除所述外延层远离所述衬底的表面和所述沟槽内，未被所述源极多晶硅层覆盖的所述第二氧化层；
[0041]在所述源极多晶硅层远离所述衬底的一侧和所述沟槽未被所述源极多晶硅层覆
盖的侧壁形成初始氧化层；
[0042]在所述初始氧化层所围空间中形成第二本征多晶硅层，所述第二本征多晶硅层远离所述衬底的表面与所述外延层远离所述衬底的表面齐平，并向所述第二本征多晶硅层中注入第二类型掺杂离子，形成栅极多晶硅层；
[0043]其中，所述栅极多晶硅层与所述沟槽之间的所述初始氧化层为第一氧化层；所述栅极多晶硅层与所述源极多晶硅层之间的所述初始氧化层为中间氧化层；
[0044]当所述第一类型掺杂离子为P型掺杂离子时，所述第二类型掺杂离子为N型掺杂离子；当所述第一类型掺杂离子为N型掺杂离子时，所述第二类型掺杂离子为P型掺杂离子。
[0045]可选地，在所述沟槽内形成氧化层、栅极多晶硅层和源极多晶硅层包括：
[0046]在所述沟槽内形成氧化层；
[0047]对所述氧化层进行刻蚀，以在所述氧化层远离所述衬底的一侧形成源极沟槽；
[0048]在所述源极沟槽内形成第一本征多晶硅层，所述第一本征多晶硅层远离所述衬底的表面与所述外延层远离衬底的表面齐平本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体元件，其特征在于，包括：衬底；外延层，位于所述衬底的一侧，所述外延层远离所述衬底的一侧包括沟槽；氧化层，位于所述沟槽内；栅极多晶硅层和源极多晶硅层，均内嵌于所述氧化层中；所述栅极多晶硅层和所述源极多晶硅层之间以所述氧化层隔开，所述氧化层至少暴露所述栅极多晶硅层的远离所述衬底的表面；体区和源区，均形成于所述外延层的远离所述衬底的一端中；所述体区和所述源区均位于所述栅极多晶硅层的左右两侧；相对于所述源区，所述体区位于所述源区靠近所述衬底的一侧；源极电极，位于所述体区远离所述衬底的一侧，并与所述源区电连接；其中，所述源极多晶硅层与所述源极电极电连接，所述源极多晶硅层的掺杂离子的类型与所述栅极多晶硅层的掺杂离子的类型相反。2.根据权利要求1所述的半导体元件，其特征在于，所述衬底、所述外延层、所述源区和所述栅极多晶硅层的掺杂离子的类型均为P型；所述体区和所述源极多晶硅层的掺杂离子的类型均为N型。3.根据权利要求1所述的半导体元件，其特征在于，所述衬底、所述外延层、所述源区和所述栅极多晶硅层的掺杂离子的类型均为N型；所述体区和所述源极多晶硅层的掺杂离子的类型为P型。4.根据权利要求1所述的半导体元件，其特征在于，所述栅极多晶硅层位于所述源极多晶硅层远离所述衬底的一侧；所述栅极多晶硅层与所述沟槽之间的所述氧化层为第一氧化层；所述栅极多晶硅层与所述源极多晶硅层之间的所述氧化层为中间氧化层；所述源极多晶硅层与所述沟槽之间的所述氧化层为第二氧化层；其中，所述中间氧化层和所述第一氧化层一体成型。5.根据权利要求1所述的半导体元件，其特征在于，所述栅极多晶硅层环绕所述源极多晶硅层；所述氧化层暴露所述栅极多晶硅层的远离所述衬底的表面和所述源极多晶硅层的远离所述衬底的表面；所述栅极多晶硅层的远离所述衬底的表面与所述源极多晶硅层的远离所述衬底的表面齐平；所述栅极多晶硅层靠近所述衬底的表面与所述沟槽的底部之间的距离，小于所述源极多晶硅层靠近所述衬底的表面与所述沟槽的底部之间的距离；所述栅极多晶硅层与所述沟槽之间的所述氧化层为第一氧化层；所述栅极多晶硅层与所述源极多晶硅层之间的所述氧化层为中间氧化层；所述源极多晶硅层与所述沟槽之间的所述氧化层为第二氧化层；其中，所述第一氧化层、所述中间氧化层和所述第二氧化层一体成型。6.根据权利要求1所述的半导体元件，其特征在于，还包括：漏极电极，所述漏极电极位于所述衬底远离所述外延层的一侧并与所述衬底电连接。7.根据权利要求4或5任一项所述的半导体元件，其特征在于，所述第一氧化层、所述中间氧化层和所述第二氧化层的材质均包括氧化硅。
8.一种半导体元件的制备方法，其特征在于，提供衬底；在所述衬底的一侧形成外延层，所述外延层远离所述衬底的一侧包括沟槽；在所述沟槽内形成氧化层、栅极多晶硅层和源极多晶硅层，所述栅极多晶硅层和所述源极多晶硅层均内嵌于所述氧化...

【专利技术属性】
技术研发人员：罗志云，王飞，潘梦瑜，
申请(专利权)人：恒泰柯半导体上海有限公司，
类型：发明
国别省市：