半导体结构制造技术

本实用新型专利技术公开了一种半导体结构，包含一衬底、多个栅极位于该衬底上、多个间隔壁位于每个该些栅极的两侧、一接触刻蚀停止层位于该些栅极与该些间隔壁上、以及多个接触件位于该些间隔壁之间，其中该些接触件与两侧的该些间隔壁直接接触。隔壁直接接触。隔壁直接接触。

【技术实现步骤摘要】
半导体结构


[0001]本技术公开的实施方式涉及一种半导体结构及，更具体来说，其涉及一种具有特殊接触件的半导体结构。

技术介绍

[0002]由于小尺寸、多功能和/或低制造成本等特性，半导体器件已被广泛地用于电子产业中。半导体器件可以分为存储逻辑数据的半导体存储器件、处理逻辑数据的操作的半导体逻辑器件、以及具有存储器件和逻辑器件两者的功能的混合式器件。
[0003]—些半导体器件可以包括垂直堆叠的层结构图案和将堆叠图案彼此电连接的接触件或互连结构。由于半导体器件不断地微缩并提高积集度，这类图案之间的间距和/或图案与接触插塞之间的间距也不断地减少。对此，如何提高接触件与衬底的接触面积并且增加其对准的精确度为目前本领域所需持续研究改进的要点。

技术实现思路

[0004]本技术提出了一种新颖的半导体结构及其制作方法，其特征在于接触件与两侧栅极结构的间隔壁直接接触且具有特殊的截面外型，且其制作方法可提高接触件与衬底的接触面积并达到精确的自我对准效果。
[0005]本技术的面向之一在于提出一种半导体结构，包含一衬底、多个栅极位于该衬底上、多个间隔壁位于每个该些栅极的两侧、一接触刻蚀停止层位于该些栅极与该些间隔壁上、以及多个接触件位于该些间隔壁之间，其中该些接触件与两侧的该些间隔壁直接接触。
[0006]本技术的另一面向在于提出一种半导体结构的制作方法，其步骤包含提供一衬底、在该衬底上形成多个栅极、在每个该些栅极的两侧形成间隔壁、在该些栅极与该些间隔壁上形成一共形的接触刻蚀停止层、在该接触刻蚀停止层上形成一层间电介质层、进行一光刻工艺在该些间隔壁之间的该层间电介质层中形成接触孔，其中该光刻工艺移除从该些接触孔裸露出的该接触刻蚀停止层、以及在该些接触孔中形成接触件，其中每个该些接触件与两侧的该些间隔壁直接接触。
[0007]本技术的这类目的与其他目的在阅者读过下文中以多种图示与绘图来描述的较佳实施例之细节说明后应可变得更为明了显见。
附图说明
[0008]本说明书含有附图并于文中构成了本说明书之一部分，俾使阅者对本技术实施例有进一步的了解。该些图示系描绘了本技术一些实施例并连同本文描述一起说明了其原理。在该些图示中：
[0009]图1为根据本技术较佳实施例中一半导体结构的截面示意图；
[0010]图2至图6为根据本技术较佳实施例中一半导体结构的制作流程的截面示意
图；
[0011]图7为根据本技术较佳实施例中半导体结构的另一截面示意图；以及
[0012]图8为根据本技术另一实施例中一半导体结构的截面示意图。
[0013]需注意本说明书中的所有图示皆为图例性质，为了清楚与方便图示说明之故，图示中的各部件在尺寸与比例上可能会被夸大或缩小地呈现，一般而言，图中相同的参考符号会用来标示修改后或不同实施例中对应或类似的元件特征。
[0014]其中，附图标记说明如下：
[0015]100衬底
[0016]102栅极
[0017]104栅极电介质层
[0018]106下导电层
[0019]108导电阻障层
[0020]110金属层
[0021]112硬掩膜层
[0022]114间隔壁
[0023]116刻蚀停止层
[0024]116a部位
[0025]118层间电介质层
[0026]120电介质层
[0027]120a顶盖层
[0028]120b金属间电介质层
[0029]122接触件
[0030]122a下段部位
[0031]122b中段部位
[0032]122c上段部位
[0033]123接触孔
[0034]123a下段部位
[0035]123b中段部位
[0036]123c上段部位
[0037]124掺杂区
[0038]126互连层
[0039]Wa、Wb、Wc最大宽度
具体实施方式
[0040]现在下文将详细说明本技术的示例性实施例，其会参照附图标出所描述之特征以便阅者理解并实现技术效果。阅者将可理解文中之描述仅透过例示之方式来进行，而非意欲要限制本案。本案的各种实施例和实施例中彼此不冲突的各种特征可以以各种方式来加以组合或重新设置。在不脱离本技术的精神与范畴的情况下，对本案的修改、等同物或改进对于本领域技术人员来说是可以理解的，并且旨在包含在本案的范围内。
[0041]阅者应能容易理解，本案中的“在
…
上”、“在
…
之上”和“在
…
上方”的含义应当以广义的方式被解读，以使得“在
…
上”不仅表示“直接在”某物“上”而且还包括在某物“上”且其间有居间特征或层的含义，并且“在
…
之上”或“在
…
上方”不仅表示“在”某物“之上”或“上方”的含义，而且还可以包括其“在”某物“之上”或“上方”且其间没有居间特征或层(即，直接在某物上)的含义。
[0042]此外，诸如“在
…
之下”、“在
…
下方”、“下部”、“在
…
之上”、“上部”等空间相关术语在本文中为了描述方便可以用于描述一个组件或特征与另一个或多个组件或特征的关系，如在附图中示出的。
[0043]如本文中使用的，术语“衬底”是指向其上增加后续材料的材料。可以对衬底自身进行图案化。增加在衬底的顶部上的材料可以被图案化或可以保持不被图案化。此外，衬底可以包括广泛的半导体材料，例如硅、锗、砷化镓、磷化铟等。
[0044]如本文中使用的，术语“层”是指包括具有厚度的区域的材料部分。层可以在下方或上方结构的整体之上延伸，或者可以具有小于下方或上方结构范围的范围。此外，层可以是厚度小于连续结构的厚度的均质或非均质连续结构的区域。例如，层可以位于在连续结构的顶表面和底表面之间或在顶表面和底表面处的任何水平面对之间。层可以水平、竖直和/或沿倾斜表面延伸。基底可以是层，其中可以包括一个或多个层，和/或可以在其上、其上方和/或其下方具有一个或多个层。层可以包括多个层。例如，互连层可以包括一个或多个导体和接触层(其中形成接触件和/或导孔件)和一个或多个电介质层。
[0045]首先请参照图1，其为根据本技术较佳实施例中一半导体结构的截面示意图。如图1所示，半导体结构包含一衬底100，作为整个结构的设置基础。衬底100可包含存储单元区域与周边区域，图中实施例所示者较佳为周边区域上的半导体结构，其包含多个晶体管构成了存储器的周边电路。衬底100中可形成有元件隔离图案(如氧化硅材质的浅沟槽隔离结构，未示出)来界定出各个有源区。衬底100可为半导体衬底，如硅衬底、锗衬底或是硅锗衬底。
[0046]复参照图1。衬底100上形成有多个栅极102(图中示出两个作为例示本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构，其特征在于，包含：一衬底；多个栅极，位于该衬底上；多个间隔壁，位于每个该些栅极的两侧；一接触刻蚀停止层，位于该些栅极与该些间隔壁上；以及多个接触件，位于该些间隔壁之间，其中该些接触件与两侧的该些间隔壁直接接触。2.如权利要求1所述的半导体结构，其特征在于，更包含一层间电介质层覆盖在该接触刻蚀停止层上，该些接触件穿过该层间电介质层。3.如权利要求2所述的半导体结构，其特征在于，该接触刻蚀停止层的材料相对于该层间电介质层的材料具有刻蚀选择性。4.如权利要求2所述的半导体结构，其特征在于，更包含一电介质层覆盖在该层间电介质层上，该些接触件穿过该电介质层。5.如权利要求2所述的半导体结构，其特征在于，更包含一互连层位于该电介质层中，该互连层与至少一该些接触件一体成形。6.如权利要求1所述的半导体结构，其...

【专利技术属性】
技术研发人员：张钦福，
申请(专利权)人：福建省晋华集成电路有限公司，
类型：新型
国别省市：