半导体结构及其形成方法技术

一种半导体结构及其形成方法，其中方法包括：提供衬底，所述衬底包括第一区；在所述第一区上形成初始第一栅极结构，所述初始第一栅极结构包括初始第一栅极，所述初始第一栅极的顶部表面具有第一硬掩膜层和位于所述第一硬掩膜层之间的凸起部；刻蚀所述凸起部和所述初始第一栅极，在所述初始第一栅极结构内形成至少一个第一栅极开口，以所述初始第一栅极结构形成第一栅极结构，以所述初始第一栅极形成第一栅极；在所述第一栅极开口内形成第二栅极，所述第一栅极的材料和第二栅极的材料不同，可以根据不同的集成电路对第一栅极结构性能需求选用具有不同性能的第二栅极材料，从而达到调节所述第一栅极结构性能的目的。节所述第一栅极结构性能的目的。节所述第一栅极结构性能的目的。

【技术实现步骤摘要】
半导体结构及其形成方法


[0001]本专利技术涉及半导体制造领域，尤其是涉及一种半导体结构及其形成方法。

技术介绍

[0002]随着集成电路制造技术的不断发展，为了达到更快的运算速度、更大的数据存储量以及更多的功能，集成电路芯片朝向更高的器件密度、更高的集成度方向发展。通常一套完整的集成电路包含集成在同一半导体衬底上的第一区器件和第二区器件，所述第一区器件至少为一个，所述第一区器件为至少一个输入/输出器件，所述第二区器件形成第二区内，用于实现集成电路主要的功能，所述输入/输出器件用于为第二区器件提供相应的输入信号或者将第二区器件的相应信号输出，所述输入/输出器件的工作电压高于所述第二区器件的工作电压。由于第一区器件和第二区器件工作电压的不同，相应的器件的结构也不同。
[0003]随着集成电路技术不断发展到纳米级以下，集成电路设计需求与现有的器件工艺可能产生不兼容的问题，如现有器件性能无法满足电路设计需求，因此需要不断引入新的先进工艺，来不断改善器件的性能。

技术实现思路

[0004]本专利技术解决的技术问题是提供一种半导体结构及其形成方法，能够改善半导体结构的性能。
[0005]为解决上述技术问题，本专利技术提供一种半导体结构，包括：衬底，所述衬底包括第一区；位于第一区上的第一栅极结构，所述第一栅极结构包括第一栅极，位于所述第一栅极上的第一硬掩膜层，所述第一栅极结构内具有至少一个第一栅极开口；位于所述第一栅极开口内具有第二栅极，所述第二栅极的材料与所述第一栅极的材料不同。
[0006]可选的，所述第二栅极的材料的电阻率低于所述第一栅极的材料的电阻率。
[0007]可选的，所述第二栅极的材料包括金属；所述第一栅极的材料包括多晶硅。
[0008]可选的，所述第一栅极内具有第一掺杂离子；所述第一掺杂离子为N型离子或P型离子。
[0009]可选的，还包括：位于所述第一栅极结构两侧的所述第一区内的第一源漏区；所述第一源漏区内具有第二掺杂离子。
[0010]可选的，还包括：位于所述第一源漏区表面的第一接触层；所述第一接触层的材料为金属硅化物层。
[0011]可选的，所述衬底还包括第二区。
[0012]可选的，还包括：位于所述第二区上的第二栅极结构。
[0013]可选的，所述第二栅极结构包括第三栅极；所述第三栅极的材料包括金属。
[0014]可选的，所述第二栅极结构还包括：位于所述第三栅极和所述第二区之间的第二栅介质层。
[0015]可选的，所述第二栅介质层的材料包括高K介质材料。
[0016]可选的，所述第二栅极结构还包括：位于所述第二区与所述第二栅介质层之间的氧化层；位于所述第二栅介质层和所述第三栅极之间的金属化合物层。
[0017]可选的，还包括：位于所述第二栅极结构两侧的所述第二区内的第二源漏区；所述第二源漏区内具有第二掺杂离子。
[0018]可选的，还包括：位于所述第二源漏区表面的第二接触层；所述第二接触层的材料为金属硅化物。
[0019]可选的，所述第一栅极开口沿栅极宽度方向的尺寸小于或等于2微米。
[0020]可选的，所述第一栅极结构内每个所述第一栅极开口的数量大于一个。
[0021]可选的，所述第一栅极开口在所述第一栅极内的深度低于所述第一栅极的厚度。
[0022]可选的，所述第一栅极结构还包括：位于所述第一栅极和所述第一区之间的第一栅介质层。
[0023]可选的，所述第一栅介质层的材料包括氧化硅或高K介质材料。
[0024]可选的，所述第一硬掩膜层的材料包括氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅和碳氮氧化硅中的一种或多种。
[0025]相应的，本专利技术的技术方案还提供一种半导体结构的形成方法，包括：提供衬底，所述衬底包括第一区；在所述第一区上形成初始第一栅极结构，所述初始第一栅极结构包括初始第一栅极，所述初始第一栅极的顶部表面具有第一硬掩膜层和位于所述第一硬掩膜层之间的凸起部；刻蚀所述凸起部和所述初始第一栅极，在所述初始第一栅极结构内形成至少一个第一栅极开口，以所述初始第一栅极结构形成第一栅极结构，以所述初始第一栅极形成第一栅极；在所述第一栅极开口内形成第二栅极，所述第一栅极的材料和第二栅极的材料不同。
[0026]可选的，所述第一栅极的材料包括多晶硅；所述第二栅极的材料包括金属。
[0027]可选的，所述凸起部的形成方法包括：在所述衬底上形成初始第一栅极材料层；刻蚀部分所述初始第一栅极材料层，形成第一栅极材料层以及位于所述第一栅极材料层上的多个凸起部。
[0028]可选的，所述第一栅极材料层内还具有掺杂离子，所述掺杂离子为N型或P型。
[0029]可选的，所述初始第一栅极结构的形成方法包括：在部分所述第一栅极材料层上形成初始第一硬掩膜层，且所述初始第一硬掩膜层位于所述凸起部的侧壁表面和顶部表面；以所述初始第一硬掩膜层为掩膜刻蚀所述第一栅极材料层，以形成所述初始第一栅极；在形成所述初始第一栅极之后，平坦化所述初始第一硬掩膜层，直至暴露出所述凸起部顶部表面，形成所述第一硬掩膜层。
[0030]可选的，还包括：在形成所述第一栅极开口之前，在所述衬底表面形成层间介质层，所述层间介质层还位于所述初始第一栅极结构侧壁表面，且所述层间介质层暴露出所述第一硬掩膜层和所述凸起部的顶部表面。
[0031]可选的，所述层间介质层的形成方法包括：在所述衬底表面，所述初始第一栅极的侧壁，以及初始第一硬掩膜层的侧壁和顶部形成层间介质材料膜；平坦化所述层间介质材料膜，直至暴露出所述凸起部的顶部表面为止，形成所述层间介质层。
[0032]可选的，所述第一栅极结构还包括：位于所述第一栅极和所述第一区表面之间的
第一栅介质层。
[0033]可选的，所述第二栅极的形成方法包括：在所述第一栅极开口内填充满第二栅极材料层；平坦化所述第二栅极材料层直至暴露出所述第一栅极结构表面，以形成所述第二栅极。
[0034]可选的，所述平坦化的工艺为机械化学研磨工艺。
[0035]可选的，所述第二栅极材料为金属。
[0036]可选的，在形成初始第一栅极结构之前，且在形成所述初始第一栅极之后，还包括：在所述初始第一栅极两侧的所述第一区内形成第一源漏区，所述第一源漏区内具有第二掺杂离子。
[0037]可选的，还包括：在所述第一源漏区表面形成第一接触层；所述第一接触层的材料为金属硅化物。
[0038]可选的，所述第一接触层的形成工艺包括自对准硅化工艺。
[0039]可选的，还包括：所述衬底还包括第二区；在部分所述第二区上形成第二栅极结构，所述第二栅极结构包括第三栅极，所述第三栅极的材料与所述第二栅极的材料相同。
[0040]可选的，所述第二栅极结构还包括位于所述第三栅极和所述衬底之间的第二栅介质层。
[0041]可选的，所述第二栅介质层材料包括高K介质材料。
[0042]可选的，所本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构，其特征在于，包括：衬底，所述衬底包括第一区；位于第一区上的第一栅极结构，所述第一栅极结构包括第一栅极以及位于所述第一栅极上的第一硬掩膜层，所述第一栅极结构内具有至少一个第一栅极开口；位于所述第一栅极开口内具有第二栅极，所述第二栅极的材料与所述第一栅极的材料不同。2.如权利要求1所述的半导体结构，其特征在于，所述第二栅极的材料的电阻率低于所述第一栅极的材料的电阻率。3.如权利要求2所述的半导体结构，其特征在于，所述第二栅极的材料包括金属；所述第一栅极的材料包括多晶硅。4.如权利要求3所述的半导体结构，其特征在于，所述第一栅极内具有第一掺杂离子；所述第一掺杂离子为N型离子或P型离子。5.如权利要求1所述的半导体结构，其特征在于，还包括：位于所述第一栅极结构两侧的第一区内的第一源漏区；所述第一源漏区内具有第二掺杂离子。6.如权利要求5所述的半导体结构，其特征在于，还包括：位于所述第一源漏区表面的第一接触层；所述第一接触层的材料为金属硅化物层。7.如权利要求1所述的半导体结构，其特征在于，所述衬底还包括第二区。8.如权利要求7所述的半导体结构，其特征在于，还包括：位于所述第二区上的第二栅极结构。9.如权利要求8所述的半导体结构，其特征在于，所述第二栅极结构包括第三栅极；所述第三栅极的材料包括金属。10.如权利要求9所述的半导体结构，其特征在于，所述第二栅极结构还包括：位于所述第三栅极和所述第二区之间的第二栅介质层。11.如权利要求10所述的半导体结构，其特征在于，所述第二栅介质层的材料包括高K介质材料。12.如权利要求11所述的半导体结构，其特征在于，所述第二栅极结构还包括：位于所述第二区与所述第二栅介质层之间的氧化层；位于所述第二栅介质层和所述第三栅极之间的金属化合物层。13.如权利要求8所述的半导体结构，其特征在于，还包括：位于所述第二栅极结构两侧的所述第二区内的第二源漏区；所述第二源漏区内具有第二掺杂离子。14.如权利要求13所述的半导体结构，其特征在于，还包括：位于所述第二源漏区表面的第二接触层；所述第二接触层的材料为金属硅化物。15.如权利要求1所述的半导体结构，其特征在于，所述第一栅极开口沿栅极宽度方向的尺寸小于或等于2微米。16.如权利要求1所述的半导体结构，其特征在于，所述第一栅极结构内每个所述第一栅极开口的数量大于一个。17.如权利要求1所述的半导体结构，其特征在于，所述第一栅极开口在所述第一栅极内的深度低于所述第一栅极的厚度。18.如权利要求1所述的半导体结构，其特征在于，所述第一栅极结构还包括：位于所述
第一栅极和所述第一区之间的第一栅介质层。19.如权利要求1所述的半导体结构，其特征在于，所述第一栅介质层的材料包括氧化硅或高K介质材料。20.如权利要求1所述的半导体结构，其特征在于，所述第一硬掩膜层的材料包括氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅和碳氮氧化硅中的一种或多种。21.一种半导体结构的形成方法，其特征在于，包括：提供衬底，所述衬底包括第一区；在所述第一区上形成初始第一栅极结构，所述初始第一栅极结构包括初始第一栅极，所述初始第一栅极的顶部表面具有第一硬掩膜层和位于所述第一硬掩膜层之间的凸起部；刻蚀所述凸起部和所述初始第一栅极，在所述初始第一栅极结构内形成至少一个第一栅极开口，以所述初始第一栅极结构形成第一栅极结构，以所述初始第一栅极形成第一栅极；在所述第一栅极开口内形成第二栅极，所述第一栅极的材料和第二栅极的材料不同。22.如权利要求21所述的半导体结构的形成方法，其特征在于，所述第一栅极的材料包括多晶硅；所述第二栅极的材料包括金属。23.如权利要求21所述的半导体结构的形成方法，其特征在于，所述凸起部的形成方法包括：在所述衬底上形成初始第一栅极材料层；刻蚀部分所述初始第一栅极材料层，形成第一栅极材料层以及位于所述第一栅极材料层上的多个凸起部。24.如权利要求22所述的半导体结构的形成方法，其特征在于，所述第一栅极材料层内还具有掺杂离子，所述掺杂离子为N型或P型。25.如权利要求23所述的半导体结构的形成方法，其特征...

【专利技术属性】
技术研发人员：蔡巧明，
申请(专利权)人：中芯北方集成电路制造北京有限公司，
类型：发明
国别省市：