具有低待机电流的调压器用器件和方法技术

本发明专利技术提供了一种装置，用于提供用于调节电压电平的参考电压。所述装置包括：第一电压产生系统，被配置来接收第一控制信号并输出校准电压；电压调节系统，被配置来接收所述校准电压和参考电压，并输出第二控制信号；以及第二电压产生系统，被配置来接收所述第二控制信号并输出所述参考电压。所述电压调节系统包括锁存器系统，所述锁存器系统被配置来接收第三控制信号和第四控制信号，并输出第一控制信号。

【技术实现步骤摘要】

本专利技术涉及集成电路。更具体地，本专利技术涉及。本专利技术已经被应用于电池供电系统，而这仅仅是示例性的。但是，应认识到本专利技术具有更宽的应用范围。
技术介绍
调压器被广泛地使用并集成在集成电路芯片上。集成电路芯片可以包含众多的尺寸正不断缩小的晶体管。晶体管尺寸的减小常常要求降低晶体管的工作电压。因此，用于集成电路芯片的电源电压随着不断缩小的晶体管尺寸而下降。集成电路芯片常常作为系统部件。所述系统还包含其他的子系统，所述子系统的工作电压可能高于晶体管的工作电压。因此，用于系统的电源电压可能高于用于集成电路芯片的电源电压。例如，系统电源电压等于5V，而芯片电源电压等于3.3V。在另一示例中，系统电源电压等于3.3V，而芯片电源电压等于1.8V。为了提供芯片电源，常常由调压器来转换系统电源。例如，调压器接收5V的信号，并产生3.3V的信号。在另一示例中，调压器接收3.3V的信号，并产生1.8V的信号。图1示出了调压器的简图。调压器100包括参考电压发生器110、运算放大器120以及分压器130。电压发生器110产生参考电压Vref112。运算放大器120接收Vref112。运算放大器120还接收系统电源Vsystem124并产生输出电压Vout122。Vout122由分压器130进行分压，并由运算放大器接收反馈电压Vfeedback132。Vout122被用作芯片电源。例如，系统电源是5V，且所希望的芯片电源是3.3V。如果Vref112等于1.25V，则分压器130将Vfeedback132设为等于(1.25/3.3)Vout。在另一示例中，Vref112等于所希望的芯片电源。于是，Vout122被直接用作Vfeedback132，而去掉了分压器130。当系统处于激活状态或待机模式时，调压器常常提供芯片电源。处在待机模式中调压器的电流消耗大量的能量。例如，调压器的工作电流的范围为30μA至200μA。待机模式中的能量消耗限制了电池供电器件的工作时间。此外，一些由电池供电的器件要求低的待机功率消耗并因此不能依赖于在待机模式中消耗大量功率的调节器。因此，这些由电池供电的器件常常不能从不断缩小的晶体管尺寸上得到优势。从上面可以看出，对于调压器的改进技术是人们所期望的。
技术实现思路
本专利技术涉及集成电路。更具体地，本专利技术涉及。本专利技术已经被应用于电池供电系统，而这仅仅是示例性的。但是，应认识到本专利技术具有更宽的应用范围。在具体的实施例中，本专利技术提供了一种装置，用于提供调节电压电平用参考电压。所述装置包括第一电压产生系统，其被配置来接收第一控制信号并输出校准电压；电压调节系统，其被配置来接收所述校准电压和参考电压，并输出第二控制信号；以及第二电压产生系统，其被配置来接收所述第二控制信号并输出所述参考电压。所述电压调节系统包括锁存器系统，其中，所述锁存器系统被配置来接收第三控制信号和第四控制信号，并输出所述第一控制信号。如果所述第三控制信号与校准相关联并且所述第四控制信号没有与由所述电压调节系统进行的电压调节的完成相关联，则所述第一控制信号与第一状态相关联。如果所述第三控制信号没有与所述校准相关联或者所述第四控制信号与由所述电压调节系统进行的电压调节的完成相关联，则所述第一控制信号与第二状态相关联。所述第一状态与所述第一电压产生系统的激活状态相关联，所述第二状态与所述第一电压产生系统的非激活状态相关联。所述电压调节系统被配置来处理与所述校准电压和参考电压相关联的信息，并且至少基于与所述校准电压和所述参考电压相关联的信息确定所述第二控制信号。所述第二电压产生系统包括第一晶体管，其被配置来接收所述第二控制信号；第二晶体管，其被配置来接收所述第二控制信号；与所述第一晶体管并联的第一电阻器；与所述第二晶体管并联的第二电阻器；以及第三晶体管，其被耦合到所述第二电阻器和所述第二晶体管，并被配置来产生所述参考电压。所述第二控制信号与所述第一晶体管的激活状态或非激活状态相关联，并与所述第二晶体管的激活状态或非激活状态相关联。根据本专利技术的另一实施例，一种用于提供调节电压电平用参考电压的方法包括接收第一控制信号。所述第一控制信号与校准相关联或没有与校准相关联。此外，所述方法包括处理与所述第一控制信号相关联的信息，并至少基于与所述第一控制信号相关联的信息产生第二控制信号。所述第二控制信号与第一电压产生系统的激活状态相关联或者与所述第一电压产生系统的非激活状态相关联。此外，所述方法包括如果所述第二控制信号与所述第一电压产生系统的非激活状态相关联，则使所述第一电压产生系统和耦合到所述第一电压产生系统的电压调节系统去激活，并且如果所述第二控制信号与所述第一电压产生系统的激活状态相关联，则进行校准处理。所述校准处理包括激活所述第一电压产生系统和所述电压调节系统。所述电压调节系统包括锁存器系统。此外，校准处理包括响应于所述第二控制信号产生校准电压；处理与所述校准电压和参考电压相关联的信息；至少基于与所述校准电压和所述参考电压相关联的信息产生第三控制信号；处理与所述第三控制信号相关联的信息；以及至少基于与所述第三控制信号相关联的信息产生所述参考电压。此外，所述校准处理包括产生与所述校准处理的完成相关联的第四控制信号；以及使所述第一电压产生系统和所述电压调节系统去激活。根据本专利技术的另一实施例，一种用于提供调节电压电平用参考电压的装置包括第一电压产生系统，其被配置来接收第一控制信号并输出校准电压；电压调节系统，其被配置来接收所述校准电压和参考电压，并输出第二控制信号；以及第二电压产生系统，其被配置来接收所述第二控制信号并输出所述参考电压。所述电压调节系统包括锁存器系统，其中所述锁存器系统被配置来接收第三控制信号和第四控制信号，并输出所述第一控制信号。如果所述第三控制信号与校准相关联并且所述第四控制信号没有与由所述电压调节系统进行的电压调节的完成相关联，则所述第一控制信号与第一状态相关联。如果所述第三控制信号没有与所述校准相关联或者所述第四控制信号与由所述电压调节系统进行的电压调节的完成相关联，则所述第一控制信号与第二状态相关联。所述第一状态与所述第一电压产生系统的激活状态相关联，所述第二状态与所述第一电压产生系统的非激活状态相关联。所述电压调节系统被配置来处理与所述校准电压和参考电压相关联的信息，并且至少基于与所述校准电压和所述参考电压相关联的信息确定所述第二控制信号。所述第二电压产生系统包括第一晶体管，其被配置来接收所述第二控制信号；第二晶体管，其被配置来接收所述第二控制信号；与所述第一晶体管并联的第一电阻器；与所述第二晶体管并联的第二电阻器；以及第三晶体管，其被耦合到所述第二电阻器和所述第二晶体管，并被配置来产生所述参考电压。所述第二控制信号与所述第一晶体管的“导通”状态或“关闭”状态相关联，并与所述第二晶体管的“导通”状态或“关闭”状态相关联。如果所述第二信号与所述第一晶体管的激活状态相关联，则所述第一电阻器基本上由所述第一晶体管短路。利用本专利技术，可以获得与传统技术相比的很多优点。本专利技术的某些实施例提高了参考电压的精度。参考电压基本等于带隙电压。本专利技术的一些实施例明显减小了处于待机状态的调压器的功率消耗。在待机模式中，带隙电路和某些其他的部件被关闭或本文档来自技高网...

【技术保护点】
一种用于提供调节电压电平用参考电压的装置，所述装置包括：一个第一电压产生系统，被配置来接收一个第一控制信号并输出一个校准电压；一个电压调节系统，被配置来接收所述校准电压和一个参考电压，并输出一个第二控制信号；一个第二 电压产生系统，被配置来接收所述第二控制信号并输出所述参考电压；其中，所述电压调节系统包括一个锁存器系统，所述锁存器系统被配置来接收一个第三控制信号和一个第四控制信号，并输出所述第一控制信号；其中，如果所述第三控制信号与一个校 准相关联并且所述第四控制信号与由所述电压调节系统进行的电压调节的完成不相关联，则所述第一控制信号与一个第一状态相关联；其中，如果所述第三控制信号与所述校准不相关联或者所述第四控制信号与由所述电压调节系统进行的电压调节的完成相关联，则 所述第一控制信号与一个第二状态相关联；其中，所述第一状态与所述第一电压产生系统的激活状态相关联，而所述第二状态与所述第一电压产生系统的非激活状态相关联；其中，所述电压调节系统被配置来处理与所述校准电压和参考电压相关联的信息， 并且至少基于与所述校准电压和所述参考电压相关联的信息确定所述第二控制信号；其中，所述第二电压产生系统包括：一个第一晶体管，被配置来接收所述第二控制信号；一个第二晶体管，被配置来接收所述第二控制信号；一个与所述 第一晶体管并联的第一电阻器；一个与所述第二晶体管并联的第二电阻器；一个第三晶体管，被耦合到所述第二电阻器和所述第二晶体管，并被配置来产生所述参考电压；其中，所述第二控制信号与所述第一晶体管的激活状态或非激活状态相关联 ，并与所述第二晶体管的激活状态或非激活状态相关联。...

【技术特征摘要】
1.一种用于提供调节电压电平用参考电压的装置，所述装置包括一个第一电压产生系统，被配置来接收一个第一控制信号并输出一个校准电压；一个电压调节系统，被配置来接收所述校准电压和一个参考电压，并输出一个第二控制信号；一个第二电压产生系统，被配置来接收所述第二控制信号并输出所述参考电压；其中，所述电压调节系统包括一个锁存器系统，所述锁存器系统被配置来接收一个第三控制信号和一个第四控制信号，并输出所述第一控制信号；其中，如果所述第三控制信号与一个校准相关联并且所述第四控制信号与由所述电压调节系统进行的电压调节的完成不相关联，则所述第一控制信号与一个第一状态相关联；其中，如果所述第三控制信号与所述校准不相关联或者所述第四控制信号与由所述电压调节系统进行的电压调节的完成相关联，则所述第一控制信号与一个第二状态相关联；其中，所述第一状态与所述第一电压产生系统的激活状态相关联，而所述第二状态与所述第一电压产生系统的非激活状态相关联；其中，所述电压调节系统被配置来处理与所述校准电压和参考电压相关联的信息，并且至少基于与所述校准电压和所述参考电压相关联的信息确定所述第二控制信号；其中，所述第二电压产生系统包括一个第一晶体管，被配置来接收所述第二控制信号；一个第二晶体管，被配置来接收所述第二控制信号；一个与所述第一晶体管并联的第一电阻器；一个与所述第二晶体管并联的第二电阻器；一个第三晶体管，被耦合到所述第二电阻器和所述第二晶体管，并被配置来产生所述参考电压；其中，所述第二控制信号与所述第一晶体管的激活状态或非激活状态相关联，并与所述第二晶体管的激活状态或非激活状态相关联。2.如权利要求1所述的装置，其中，所述第一电压产生系统的激活状态与所述第一电压产生系统的“导通”状态相关，所述第一电压产生系统的非激活状态与所述电压产生系统的“关闭”状态相关。3.如权利要求1所述的装置，其中，所述第一晶体管的激活状态与所述第一晶体管的“导通”状态相关，所述第一晶体管的非激活状态与所述第一晶体管的“关闭”状态相关。4.如权利要求3所述的装置，其中，如果所述第二信号与所述第一晶体管的激活状态相关联，则所述第一电阻器基本上由所述第一晶体管短路。5.如权利要求4所述的装置，其中，所述参考电压至少与所述第三晶体管的第一阈值电压以及在所述第三晶体管的第一漏极和所述第三晶体管的第一源极之间流动的偏压电流相关联，所述偏压电流与所述第二控制信号相关。6.如权利要求5所述的装置，其中所述电压调节系统还包括一个耦合到所述第一电压产生系统的比较系统；其中，所述比较系统被配置来接收所述校准电压和一个输入电压，处理与所述校准电压和所述输入电压相关联的信息，并输出一个至少基于与所述校准电压和所述输入电压相关联的信息的比较信号；其中，所述输入电压基本上与所述参考电压成比例；其中，所述比较信号与复数个比较状态中的至少一个相关联；其中，所述复数个比较状态包括所述校准电压大于所述输入电压、所述校准电压等于所述输入电压、以及所述校准电压小于所述输入电压。7.如权利要求6所述的装置，其中，所述电压调节系统还包括一个分压器，其被耦合到所述比较系统，并被配置来接收所述参考电压且输出所述输入电压。8.如权利要求6所述的装置，其中，所述电压调节系统还包括一个耦合到所述比较系统的控制系统；其中，所述控制系统被配置来接收所述比较信号，处理与所述比较信号相关联的信息，并至少基于与所述比较信号相关联的信息确定所述第二控制信号；其中，所述控制系统被配置来输出所述第四控制信号；所述第四控制信号与所述电压调节的完成相关联或者与所述电压调节的完成不相关联。9.如权利要求8所述的装置，其中，所述控制系统与跟逐次逼近寄存器有关的算法相关联。10.如权利要求8所述的装置，其中，所述电压调节系统还包括一个耦合到所述控制系统的时钟脉冲门；其中，所述时钟脉冲门被配置来接收一个第五控制信号和一个第一时钟信号，并输出一个第二时钟信号；其中，所述第五时钟信号基本上是所述第一控制信号的一个延迟复制形式；其中，如果所述第五控制信号与所述第一状态相关联，则所述第二时钟信号基本上与所述第一时钟信号相同。11.如权利要求10所述的装置，其中，所述第二电压产生系统还包括一个第四晶体管，被配置来接收所述第二控制信号；一个第五晶体管，被配置来接收所述第二控制信号；一个与所述第四晶体管并联的第三电阻器；一个与所述第五晶体管并联的第四电阻器；一个耦合到所述第三晶体管的第六晶体管；一个耦合到所述第六晶体管的第七晶体管。12.一种用于提供调节电压电平用参考电压的方法，所述方法包括接收一个第一控制信号，所述第一控制信号与一个校准相关联或不相关联；处理与所述第一控制信号相关联的信息；至少基于与所述第一控制信号相关联的信息产生一个第二控制信号，其中所述第二控制信号与第一电压产生系统的激活状态相关联或者与所述第一电压产生系统...

【专利技术属性】
技术研发人员：罗文哲，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：31[中国|上海]