静电保护器件制造技术

本发明专利技术公开了一种静电保护器件，包括至少一个三极管形成，三极管包括：具有第一导电类型掺杂的第一阱区；具有第二导电类型掺杂的第二漂移区；第一阱区和第二漂移区横向接触并形成第一接触面；在第一阱区的表面选定区域中形成有第二导电类型重掺杂的第一扩散区，第一扩散区和第一接触面之间具有第一间距；在第二漂移区的表面选定区域中形成有第二导电类型重掺杂的第二扩散区，第二扩散区和第一接触面之间具有第二间距；在第一扩散区的远离第一接触面一侧的第一阱区的表面的选定区域中形成有第一导电类型重掺杂的第三扩散区；在第二扩散区底部还形成有第二导电类型的第三阱区。本发明专利技术能器件的击穿电压得到保持和提升同时提升静电保护能力。静电保护能力。静电保护能力。

【技术实现步骤摘要】
静电保护器件


[0001]本专利技术涉及一种半导体集成电路，特别是涉及一种静电保护(ESD)器件。

技术介绍

[0002]如图1所示，是静电保护器件的应用电路图；静电保护器件102设置在输入输出焊垫101和地之间，当输入输出焊垫101中出现静电时静电保护器件102被触发并对静电进行泄放，从而实现对内部电路103的保护。
[0003]如图2A所示，是现有静电保护器件的剖面结构示意图；图2B是图2A中一个三极管的剖面结构示意图；现有静电保护器件至少包括一个三极管，以所述三极管为PNP为例，所述三极管包括：
[0004]具有N型掺杂的第一阱区204。
[0005]具有P型掺杂的第二漂移区205。
[0006]所述第一阱区204和所述第二漂移区205横向接触并形成第一接触面，图2B中，所述第一接触面如线AA所示。
[0007]在所述第一阱区204的表面选定区域中形成有P型重掺杂的第一扩散区206a，所述第一扩散区206a和所述第一接触面之间具有第一间距s101。
[0008]在所述第二漂移区205的表面选定区域中形成有P型重掺杂的第二扩散区206b，所述第二扩散区206b和所述第一接触面之间具有第二间距s102。现有结构中，第一间距s101和第二间距s102通常设为相等。
[0009]在所述第一扩散区206a的远离所述第一接触面一侧的所述第一阱区204的表面的选定区域中形成有N型重掺杂的第三扩散区207。
[0010]由所述第二漂移区205和所述第二扩散区206b一起组成集电区。
[0011]由所述第一阱区204组成基区，所述第三扩散区207为所述基区的引出区。
[0012]由所述第一扩散区206a组成发射区。
[0013]所述第一扩散区206a和所述第三扩散区207都连接到由正面金属层组成的发射极，图2A中发射极用E表示；和所述第三扩散区207连接的电极通常为基极，图2A中基极用B表示，但是如图2B所示，基极和发射极是连接在一起的。
[0014]所述第二扩散区206b连接到由正面金属层组成的集电极，图2A中，集电极用C表示。
[0015]所述三极管形成在P型外延层203中。
[0016]所述P型外延层203形成于半导体衬底201上，在所述半导体衬底201的顶部表面和所述P型外延层203的底部表面之间形成有N型埋层202，所述P型外延层203通过所述N型埋层202和所述半导体衬底201隔离。
[0017]所述第一阱区204的结深等于所述P型外延层203的厚度。
[0018]所述第二漂移区205的结深小于所述P型外延层203的厚度，所述第二漂移区205的底部表面位于所述P型外延层203的底部表面之上。
[0019]如图2A所示，所述静电保护器件的多个所述三极管形成并联结构。
[0020]各所述第一阱区204和所述第二漂移区205交替排列。
[0021]各所述第二漂移区205的两侧都形成有所述第一接触面，各所述第二漂移区205中都形成有一个所述第二扩散区206b，所述第二扩散区206b和两侧的所述第一接触面都具有第二间距s102。
[0022]位于两侧的所述第一阱区204中设置有所述第三扩散区207。
[0023]各所述第一阱区204都连通在一起，位于中间区域的所述第一阱区204中未设置所述第三扩散区207。
[0024]位于两侧的所述第一阱区204的宽度大于中间区域的所述第一阱区204的宽度。
[0025]由于，所述三极管为PNP，故所述发射极连接高电压端Hi，所述集电极连接低电压端Lo。
[0026]当所述静电保护器件用于保护24V的高压器件时，所述第一间距s101的大小通常设置为0.5微米，所述第二间距s102的大小也设置为0.5微米。
[0027]如图2B所示，现有静电保护器件的三极管的所述第二间距s102的大小设置会同时受到互为矛盾的两种要求限制：
[0028]如果需要提升三极管的击穿电压，则需要增加第二间距s102。
[0029]如果需要降低集电区的导通电阻，则又需要降低第二间距s102。
[0030]所以，现有静电保护器件无法同时提升三极管的耐压能力和ESD即静电释放或称为静电保护能力。

技术实现思路

[0031]本专利技术所要解决的技术问题是提供一种静电保护器件，能在保证器件的击穿电压得到保持和提升的条件下，提升静电保护能力。
[0032]为解决上述技术问题，本专利技术提供的静电保护器件至少包括一个三极管，所述三极管包括：
[0033]具有第一导电类型掺杂的第一阱区。
[0034]具有第二导电类型掺杂的第二漂移区。
[0035]所述第一阱区和所述第二漂移区横向接触并形成第一接触面。
[0036]在所述第一阱区的表面选定区域中形成有第二导电类型重掺杂的第一扩散区，所述第一扩散区和所述第一接触面之间具有第一间距。
[0037]在所述第二漂移区的表面选定区域中形成有第二导电类型重掺杂的第二扩散区，所述第二扩散区和所述第一接触面之间具有第二间距。
[0038]在所述第一扩散区的远离所述第一接触面一侧的所述第一阱区的表面的选定区域中形成有第一导电类型重掺杂的第三扩散区。
[0039]在所述第二扩散区底部还形成有第二导电类型的第三阱区。
[0040]由所述第二漂移区、所述第三阱区和所述第二扩散区一起组成集电区。
[0041]由所述第一阱区组成基区，所述第三扩散区为所述基区的引出区。
[0042]由所述第一扩散区组成发射区。
[0043]所述第一扩散区和所述第三扩散区都连接到由正面金属层组成的发射极。
[0044]所述第二扩散区连接到由正面金属层组成的集电极。
[0045]所述第二间距的区域范围为所述集电区的有效耐压区域，所述第三阱区位于所述第二扩散区底部的结构使得所述集电区的有效耐压区域由所述第二漂移区确定，所述静电保护器件的击穿电压由所述第二间距保证或提升，所述第二间距越大，所述静电保护器件的击穿电压越大。
[0046]所述第三阱区用于降低所述集电区的有效电阻并从而提升静电保护能力。
[0047]进一步的改进是，在版图结构上，所述第二扩散区和所述第三阱区的版图结构相同且对齐。
[0048]进一步的改进是，所述第二间距通过所述第二扩散区的版图位置设置实现调节。
[0049]进一步的改进是，所述三极管形成在第二导电类型外延层中。
[0050]进一步的改进是，所述第二导电类型外延层形成于半导体衬底上，在所述半导体衬底的顶部表面和所述第二导电类型外延层的底部表面之间形成有第一导电类型埋层，所述第二导电类型外延层通过所述第一导电类型埋层和所述半导体衬底隔离。
[0051]进一步的改进是，所述第一阱区的结深等于所述第二导电类型外延层的厚度。
[0052]进一步的改进是，所述第二本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种静电保护器件，其特征在于，静电保护器件至少包括一个三极管，所述三极管包括：具有第一导电类型掺杂的第一阱区；具有第二导电类型掺杂的第二漂移区；所述第一阱区和所述第二漂移区横向接触并形成第一接触面；在所述第一阱区的表面选定区域中形成有第二导电类型重掺杂的第一扩散区，所述第一扩散区和所述第一接触面之间具有第一间距；在所述第二漂移区的表面选定区域中形成有第二导电类型重掺杂的第二扩散区，所述第二扩散区和所述第一接触面之间具有第二间距；在所述第一扩散区的远离所述第一接触面一侧的所述第一阱区的表面的选定区域中形成有第一导电类型重掺杂的第三扩散区；在所述第二扩散区底部还形成有第二导电类型的第三阱区；由所述第二漂移区、所述第三阱区和所述第二扩散区一起组成集电区；由所述第一阱区组成基区，所述第三扩散区为所述基区的引出区；由所述第一扩散区组成发射区；所述第一扩散区和所述第三扩散区都连接到由正面金属层组成的发射极；所述第二扩散区连接到由正面金属层组成的集电极；所述第二间距的区域范围为所述集电区的有效耐压区域，所述第三阱区位于所述第二扩散区底部的结构使得所述集电区的有效耐压区域由所述第二漂移区确定，所述静电保护器件的击穿电压由所述第二间距保证或提升，所述第二间距越大，所述静电保护器件的击穿电压越大；所述第三阱区用于降低所述集电区的有效电阻并从而提升静电保护能力。2.如权利要求1所述的静电保护器件，其特征在于：在版图结构上，所述第二扩散区和所述第三阱区的版图结构相同且对齐。3.如权利要求2所述的静电保护器件，其特征在于：所述第二间距通过所述第二扩散区的版图位置设置实现调节。4.如权利要求2所述的静电保护器件，其特征在于：所述三极管形成在第二导电类型外延层中。5.如权利要求4所述的静电保护器件，其特征在于：所述第二导电类型外延层形成于半导体衬底上，在所述半导体衬底的顶部表面和所述第二...

【专利技术属性】
技术研发人员：韦敏侠，
申请(专利权)人：上海华虹宏力半导体制造有限公司，
类型：发明
国别省市：