具有低接触电阻率的晶体管及其制作方法技术

本申请提供一种具有低接触电阻的晶体管及其制作方法，该晶体管包括依次形成的衬底、缓冲层、沟道层和势垒层，在势垒层的源极区域和漏极区域分别形成有离子注入区，在离子注入区形成有多个间隔设置的凹槽。在离子注入区表面以及各凹槽内沉积形成有欧姆金属，欧姆金属与各凹槽的底部和侧壁相接触。本方案中，通过形成于离子注入区的凹槽，可以使得欧姆金属不仅可以与离子注入区的表面接触，还可以与凹槽的侧壁接触，从而增加了欧姆金属与半导体的接触面积，进而降低欧姆接触电阻率，并且结合离子注入区可以进一步地达到降低欧姆接触电阻率的效果，且无需进行退火工艺进而避免产生在器件表面产生毛刺进而影响器件性能的问题。器件表面产生毛刺进而影响器件性能的问题。器件表面产生毛刺进而影响器件性能的问题。

【技术实现步骤摘要】
具有低接触电阻率的晶体管及其制作方法


[0001]本申请涉及半导体
，具体而言，涉及一种具有低接触电阻率的晶体管及其制作方法。

技术介绍

[0002]高电子迁移率晶体管(High Electron Mobility Transistor，HEMT)具有高频、高压、高温等优点，是固态微波功率器件和功率电子器件未来的发展方向。其中，欧姆接触的性能对于HEMT器件性能具有很大的影响，如何降低HEMT器件的欧姆接触电阻率对提升HEMT器件的性能至关重要。由于HEMT器件中GaN材料具有较高的稳定性，不容易发生化学反应，因此不容易形成欧姆基础。
[0003]现有方式中在降低欧姆接触电阻率时通常采用高温合金的方式，但是在高温合金过程中容易产生颗粒状物，使得HEMT器件及欧姆金属表面粗糙，进而导致尖峰电场的出现，使得HEMT器件击穿特性下降。

技术实现思路

[0004]本申请的目的包括，例如，提供了一种具有低接触电阻率的晶体管及其制作方法，其能够降低欧姆接触电阻率且避免器件表面产生毛刺进而影响器件性能的问题。
[0005]本申请的实施例可以这样实现：
[0006]第一方面，本申请提供一种具有低接触电阻率的晶体管，包括：
[0007]依次形成的衬底、缓冲层、沟道层和势垒层；
[0008]在所述势垒层的源极区域和漏极区域分别通过离子注入以形成有离子注入区；
[0009]在所述离子注入区形成有多个间隔设置的凹槽，各所述凹槽的延伸方向为从所述势垒层至所述沟道层的方向；<br/>[0010]在所述离子注入区表面以及各所述凹槽内沉积形成有欧姆金属，所述欧姆金属与各所述凹槽的底部和侧壁接触。
[0011]在可选的实施方式中，所述离子注入区中的注入离子为Si离子和/或Ge离子，所述离子注入区内注入离子的剂量为1
×
10
14
/cm2至1
×
10
16
/cm2。
[0012]在可选的实施方式中，所述势垒层由材料AlGaN形成，所述沟道层由材料GaN形成，所述离子注入区的深度大于所述势垒层的厚度且小于500nm。
[0013]在可选的实施方式中，各所述凹槽的深度大于所述势垒层的厚度且小于500nm。
[0014]在可选的实施方式中，多个凹槽的横截面的面积之和大于或等于所述欧姆金属表面面积的一半。
[0015]在可选的实施方式中，各所述凹槽的横截面的尺寸在1um至100um之间。
[0016]在可选的实施方式中，沿电流流动方向，凹槽的尺寸从小到大变化。
[0017]在可选的实施方式中，沿电流流动方向，相邻凹槽之间的间距从小到大变化。
[0018]在可选的实施方式中，各所述凹槽的横截面形状为圆形、正方形、长方形或不规则
形状。
[0019]第二方面，本申请提供一种具有低接触电阻率的晶体管制作方法，所述方法包括：
[0020]依次形成衬底、缓冲层、沟道层和势垒层；
[0021]在所述势垒层的源极区域和漏极区域通过离子注入以形成离子注入区；
[0022]对所述离子注入区进行刻蚀以形成多个间隔设置的凹槽，各所述凹槽的延伸方向为从所述势垒层至所述沟道层的方向；
[0023]在所述离子注入区表面以及各所述凹槽内沉积欧姆金属，所述欧姆金属与各所述凹槽的底部和侧部接触。
[0024]在可选的实施方式中，所述势垒层由材料AlGaN形成，所述沟道层由材料GaN形成，所述离子注入区的深度大于所述势垒层的厚度且小于500nm。
[0025]本申请实施例的有益效果包括，例如：
[0026]本申请提供一种具有低接触电阻的晶体管及其制作方法，该晶体管包括依次形成的衬底、缓冲层、沟道层和势垒层，在势垒层的源极区域和漏极区域分别形成有离子注入区，在离子注入区形成有多个间隔设置的凹槽，各凹槽的延伸方向为从势垒层至沟道层的方向。在离子注入区表面以及各凹槽内沉积形成有欧姆金属，欧姆金属与各凹槽的底部和侧壁相接触。本方案中，通过开设凹槽的方式，可以使得欧姆金属不仅可以与离子注入区的表面接触，还可以与凹槽的侧壁接触，从而增加了欧姆金属与半导体的接触面积，进而降低欧姆接触电阻率，并且结合离子注入形成离子注入区可以进一步地达到降低欧姆接触电阻率的效果，且无需进行退火工艺进而避免产生在器件表面产生毛刺进而影响器件性能的问题。
附图说明
[0027]为了更清楚地说明本申请实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本申请的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
[0028]图1为本申请实施例提供的具有低电阻率的晶体管的结构图；
[0029]图2为具有离子注入区的晶体管的结构图；
[0030]图3为图1中从AA
’
方向进行截面后的俯视图；
[0031]图4为本申请实施例提供的具有低电阻率的晶体管的制作方法的流程图；
[0032]图5至图10为本申请实施例提供的具有低电阻率的晶体管的制作方法中各个步骤所形成器件结构示意图。
[0033]图标：10
‑
衬底；20
‑
缓冲层；30
‑
沟道层；40
‑
势垒层；50
‑
离子注入区；60
‑
凹槽；70
‑
欧姆金属；80
‑
光刻胶层；81
‑
通孔。
具体实施方式
[0034]为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本申请实施
例的组件可以以各种不同的配置来布置和设计。
[0035]因此，以下对在附图中提供的本申请的实施例的详细描述并非旨在限制要求保护的本申请的范围，而是仅仅表示本申请的选定实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
[0036]应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。
[0037]在本申请的描述中，需要说明的是，若出现术语“上”、“下”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该申请产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。
[0038]需要说明的是，在不冲突的情况本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种具有低接触电阻率的晶体管，其特征在于，包括：依次形成的衬底、缓冲层、沟道层和势垒层；在所述势垒层的源极区域和漏极区域分别通过离子注入以形成有离子注入区；在所述离子注入区形成有多个间隔设置的凹槽，各所述凹槽的延伸方向为从所述势垒层至所述沟道层的方向；在所述离子注入区表面以及各所述凹槽内沉积形成有欧姆金属，所述欧姆金属与各所述凹槽的底部和侧壁接触。2.根据权利要求1所述的具有低接触电阻率的晶体管，其特征在于，所述离子注入区中的注入离子为Si离子和/或Ge离子，所述离子注入区内注入离子的剂量为1
×
10
14
/cm2至1
×
10
16
/cm2。3.根据权利要求2所述的具有低接触电阻率的晶体管，其特征在于，所述势垒层由材料AlGaN形成，所述沟道层由材料GaN形成，所述离子注入区的深度大于所述势垒层的厚度且小于500nm。4.根据权利要求2所述的具有低接触电阻率的晶体管，其特征在于，各所述凹槽的深度大于所述势垒层的厚度且小于500nm。5.根据权利要求1所述的具有低接触电阻率的晶体管，其特征在于，多个凹槽的横截面的面积之和大于或...

【专利技术属性】
技术研发人员：ꢀ七四专利代理机构，
申请(专利权)人：厦门市三安集成电路有限公司，
类型：发明
国别省市：