半导体结构及其形成方法技术

技术编号:33327122 阅读:50 留言:0更新日期:2022-05-08 09:06
一种半导体结构及其形成方法,形成方法包括:提供基底,基底上形成有沟道鳍部,基底上还形成有横跨沟道鳍部的栅极结构,栅极结构覆盖沟道鳍部的部分顶部和部分侧壁,栅极结构的侧壁上形成有侧墙层,侧墙层具有背向栅极结构的外侧壁;以侧墙层作为刻蚀掩模,在栅极结构两侧的沟道鳍部中形成源漏凹槽,源漏凹槽的侧壁相对于外侧壁沿朝向栅极结构的方向凹进;在源漏凹槽中形成源漏掺杂层。本发明专利技术实施例扩大了源漏凹槽的空间,相应为形成源漏掺杂层提供了更大的空间,因此形成了体积更大的源漏掺杂区,从而为沟道带来了更大的应力,进而提高了半导体结构的性能,例如,改善了沟道效应和反沟道效应。沟道效应。沟道效应。

【技术实现步骤摘要】
半导体结构及其形成方法


[0001]本专利技术实施例涉及半导体制造领域,尤其涉及一种半导体结构及其形成方法。

技术介绍

[0002]随着集成电路制造技术的不断发展,MOSFET器件的尺寸不断缩小,晶体管栅极长度也不断缩小,短沟道效应(SCE)和反短沟道效应(RSCE)成为MOSFET器件性能提高的关键制约因素。
[0003]因此,为了减小短沟道效应的影响,半导体工艺逐渐开始从平面MOSFET向具有更高功效的三维立体式的晶体管过渡,如鳍式场效应晶体管(FinFET)。与平面MOSFET相比,FinFET结构对沟道的控制能力更强,但仍需求增大对沟道的应力,来更好的抑制短沟道效应。

技术实现思路

[0004]本专利技术实施例解决的问题是提供一种半导体结构及其形成方法,增强沟道应力,改善半导体结构的性能。
[0005]为解决上述问题,本专利技术实施例提供一种半导体结构,包括:基底;沟道鳍部,位于所述基底上;栅极结构,横跨所述沟道鳍部,且覆盖所述沟道鳍部的部分顶部和部分侧壁;侧墙层,位于所述栅极结构的侧壁上,所述侧墙层具有背向所述栅极结构的外侧壁;源漏凹槽,位于所述栅极结构两侧的所述沟道鳍部中,所述源漏凹槽的侧壁相对于所述外侧壁沿朝向所述栅极结构的方向凹进;源漏掺杂层,位于所述源漏凹槽中。
[0006]可选的,所述源漏凹槽的部分侧壁相对于所述外侧壁沿朝向所述栅极结构的方向凹进。
[0007]可选的,所述基底表面的法线方向为纵向,所述沟道鳍部包括沿所述纵向交错层叠的第一鳍部层和第二鳍部层,所述第一鳍部层和第二鳍部层的材料不同;所述源漏凹槽的侧壁包括所述第一鳍部层的端面和第二鳍部层的端面,且在所述源漏凹槽中,所述第一鳍部层的端面或所述第二鳍部层的端面相对于所述外侧壁沿朝向所述栅极结构的方向凹进。
[0008]可选的,所述第二鳍部层的电子迁移率大于第一鳍部层的电子迁移率;所述第一鳍部层的端面相对于所述外侧壁沿朝向所述栅极结构的方向凹进。
[0009]可选的,在所述纵向上,所述第二鳍部层位于相邻的所述第一鳍部层之间。
[0010]可选的,在所述沟道鳍部中,在所述纵向上,所述第一鳍部层的层数为两层至四层。
[0011]可选的,所述第一鳍部层的材料包括硅,所述第二鳍部层的材料包括锗化硅。
[0012]可选的,在所述纵向交错层叠的第一鳍部层和第二鳍部层中,所述第一鳍部层的厚度为15nm至30nm,所述第二鳍部层的厚度为15nm至30nm。
[0013]可选的,所述源漏凹槽的侧壁相对于所述外侧壁凹进的距离至少等于所述侧墙的
厚度值。
[0014]可选的,所述源漏凹槽的侧壁至多相对于所述栅极结构的侧壁凹进2nm至3nm。
[0015]相应的,本专利技术实施例还提供一种半导体结构的形成方法,包括:提供基底,所述基底上形成有沟道鳍部,所述基底上还形成有横跨所述沟道鳍部的栅极结构,所述栅极结构覆盖所述沟道鳍部的部分顶部和部分侧壁,所述栅极结构的侧壁上形成有侧墙层,所述侧墙层具有背向所述栅极结构的外侧壁;以所述侧墙层作为刻蚀掩模,在所述栅极结构两侧的沟道鳍部中形成源漏凹槽,所述源漏凹槽的侧壁相对于所述外侧壁沿朝向所述栅极结构的方向凹进;在所述源漏凹槽中形成源漏掺杂层。
[0016]可选的,形成所述源漏凹槽的步骤中,所述源漏凹槽的部分侧壁相对于所述外侧壁沿朝向所述栅极结构的方向凹进。
[0017]可选的,所述提供基底的步骤中,所述基底表面的法线方向为纵向,所述沟道鳍部包括沿所述纵向交错层叠的第一鳍部层和第二鳍部层,所述第一鳍部层和第二鳍部层的材料不同;形成所述源漏凹槽的步骤中,所述源漏凹槽的侧壁包括所述第一鳍部层的端面和第二鳍部层的端面,且在所述源漏凹槽中,所述第一鳍部层的端面或所述第二鳍部层的端面相对于所述外侧壁沿朝向所述栅极结构的方向凹进。
[0018]可选的,所述第二鳍部层的电子迁移率大于第一鳍部层的电子迁移率;形成所述源漏凹槽的步骤中,所述第一鳍部层的端面相对于所述外侧壁沿朝向所述栅极结构的方向凹进。
[0019]可选的,在所述纵向上,所述第二鳍部层位于相邻的所述第一鳍部层之间。
[0020]可选的,在所述鳍部结构中,在所述纵向上,所述第一鳍部层的层数为两层至四层。
[0021]可选的,形成所述源漏凹槽的方法包括:以所述侧墙层作为刻蚀掩模,刻蚀所述栅极结构两侧的第一鳍部层和第二鳍部层,在所述沟道鳍部中形成第一凹槽;沿垂直于所述栅极结构侧壁的方向,对所述第一凹槽侧壁露出的所述第一鳍部层或第二鳍部层进行横向刻蚀处理,在所述栅极结构下方的所述沟道鳍部中形成与所述第一凹槽相连通的第二凹槽,所述第二凹槽和第一凹槽构成源漏凹槽。
[0022]可选的,所述横向刻蚀处理的工艺包括湿法刻蚀工艺。
[0023]可选的,采用干法刻蚀工艺,刻蚀所述栅极结构两侧的第一鳍部层和第二鳍部层,形成所述第一凹槽。
[0024]可选的,所述第一鳍部的材料包括硅,所述第二鳍部层的材料包括锗化硅。
[0025]与现有技术相比,本专利技术实施例的技术方案具有以下优点:
[0026]本专利技术实施例提供的半导体结构中,栅极结构两侧的沟道鳍部中具有源漏凹槽,所述源漏凹槽的侧壁相对于所述外侧壁沿朝向所述栅极结构的方向凹进,与源漏凹槽侧壁和外侧壁相齐平的方案相比,本专利技术实施例扩大了源漏凹槽的空间,相应为形成源漏掺杂层提供了更大的空间,因此形成了体积更大的源漏掺杂层,从而为沟道(channel)带来了更大的应力,进而提高了半导体结构的性能,例如,增加了所述半导体结构的饱和电流(Idsat)和工作电流(Ieff),改善了沟道效应(SCE)和反沟道效应(RSCE)。
[0027]本专利技术实施例以所述侧墙层作为刻蚀掩膜,在所述栅极结构两侧的沟道鳍部中形成源漏凹槽,所述源漏凹槽的侧壁相对于所述外侧壁沿朝向所述栅极结构的方向凹进,与
源漏凹槽侧壁和外侧壁相齐平的方案相比,本专利技术实施例扩大了源漏凹槽的空间,相应为形成源漏掺杂层提供了更大的空间,因此形成了体积更大的源漏掺杂层,从而为沟道(channel)带来了更大的应力,进而提高了半导体结构的性能,例如,增加了所述半导体结构的饱和电流(Idsat)和工作电流(Ieff),改善了沟道效应(SCE)和反沟道效应(RSCE)。
附图说明
[0028]图1至图3是一种半导体结构的形成方法中各步骤对应的结构示意图;
[0029]图4是本专利技术半导体结构一实施例的结构示意图;
[0030]图5至图8是本专利技术半导体结构的形成方法一实施例中各步骤对应的结构示意图。
具体实施方式
[0031]目前半导体结构的性能仍有待提高。现结合一种半导体结构的形成方法分析其性能仍有待提高的原因。
[0032]参考图1至图3,示出了一种半导体结构的形成方法中各步骤对应的结构示意图。
[0033]参考图1,提供基底10,所述基底10上形成有沟道鳍部20,所述基底10上还形本文档来自技高网
...

【技术保护点】

【技术特征摘要】
1.一种半导体结构,其特征在于,包括:基底;沟道鳍部,位于所述基底上;栅极结构,横跨所述沟道鳍部,且覆盖所述沟道鳍部的部分顶部和部分侧壁;侧墙层,位于所述栅极结构的侧壁上,所述侧墙层具有背向所述栅极结构的外侧壁;源漏凹槽,位于所述栅极结构两侧的所述沟道鳍部中,所述源漏凹槽的侧壁相对于所述外侧壁沿朝向所述栅极结构的方向凹进;源漏掺杂层,位于所述源漏凹槽中。2.如权利要求1所示的半导体结构,其特征在于,所述源漏凹槽的部分侧壁相对于所述外侧壁沿朝向所述栅极结构的方向凹进。3.如权利要求2所述的半导体结构,其特征在于,所述基底表面的法线方向为纵向,所述沟道鳍部包括沿所述纵向交错层叠的第一鳍部层和第二鳍部层,所述第一鳍部层和第二鳍部层的材料不同;所述源漏凹槽的侧壁包括所述第一鳍部层的端面和第二鳍部层的端面,且在所述源漏凹槽中,所述第一鳍部层的端面或所述第二鳍部层的端面相对于所述外侧壁沿朝向所述栅极结构的方向凹进。4.如权利要求3所述的半导体结构,其特征在于,所述第二鳍部层的电子迁移率大于第一鳍部层的电子迁移率;所述第一鳍部层的端面相对于所述外侧壁沿朝向所述栅极结构的方向凹进。5.如权利要求4所述的半导体结构,其特征在于,在所述纵向上,所述第二鳍部层位于相邻的所述第一鳍部层之间。6.如权利要求4所述的半导体结构,其特征在于,在所述沟道鳍部中,在所述纵向上,所述第一鳍部层的层数为两层至四层。7.如权利要求3或4所述的半导体结构,其特征在于,所述第一鳍部层的材料包括硅,所述第二鳍部层的材料包括锗化硅。8.如权利要求3~6中任一项所述的半导体结构,其特征在于,在所述纵向交错层叠的第一鳍部层和第二鳍部层中,所述第一鳍部层的厚度为15nm至30nm,所述第二鳍部层的厚度为15nm至30nm。9.如权利要求1~4中任一项所述的半导体结构,其特征在于,所述源漏凹槽的侧壁相对于所述外侧壁凹进的距离至少等于所述侧墙的厚度值。10.如权利要求9所述的半导体结构,其特征在于,所述源漏凹槽的侧壁至多相对于所述栅极结构的侧壁凹进2nm至3nm。11.一种半导体结构的形成方法,其特征在于,包括:提供基底,所述基底上形成有沟道鳍部,所述基底上还形成有横跨所述沟道鳍部的栅极结构,所述栅极结构覆盖所述沟道鳍部的部分顶部和部分侧壁,所述栅极结构的侧壁上形成有侧墙层,所述侧墙层具有背向所述栅极...

【专利技术属性】
技术研发人员:赵猛
申请(专利权)人:中芯国际集成电路制造北京有限公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1