一种用于控制半导体器件的方法技术

本申请实施例公开了一种用于控制半导体器件的方法，所述方法包括形成半导体器件，所述半导体器件包括位于衬底上的栅极、分别位于所述栅极两侧的所述衬底中的源极和漏极，以及电浮动的且位于所述源极和所述漏极之间的沟道区；其中，所述源极和所述漏极中的至少一个具有重掺杂区以及位于所述重掺杂区和所述栅极之间的轻掺杂区；在所述半导体器件处于关断状态的情况下，对所述源极施加控制电压，以在源极产生空穴陷阱来提高所述轻掺杂区的浓度。源极产生空穴陷阱来提高所述轻掺杂区的浓度。源极产生空穴陷阱来提高所述轻掺杂区的浓度。

【技术实现步骤摘要】
一种用于控制半导体器件的方法


[0001]本申请涉及半导体
，尤其涉及一种用于控制半导体器件的方法。

技术介绍

[0002]在半导体技术的发展中，轻掺杂漏(Light Doping Drain，LDD)金属氧化物半导体(Metal Oxide Semiconductor，MOS)器件是一种新的MOS器件结构，其特点是在常规MOS器件的漏源和沟道之间，加入轻掺杂区域，从而降低了沟道电场以提高MOS器件的BV(Breakdown Voltage，击穿电压)。随着半导体工艺的不断开发，产品层数不断增加，对MOS器件击穿电压的要求愈发高。鉴于此，如何进一步提高MOS器件的击穿电压成为了本
亟待解决的问题。

技术实现思路

[0003]有鉴于此，本申请的主要目的在于提供一种用于控制半导体器件的方法。
[0004]为达到上述目的，本申请的技术方案是这样实现的：
[0005]本申请提供一种用于控制半导体器件的方法，所述方法包括：
[0006]形成半导体器件，所述半导体器件包括位于衬底上的栅极、分别位于所述栅极两侧的所述衬底中的源极和漏极，以及电浮动的且位于所述源极和所述漏极之间的沟道区；其中，所述源极和所述漏极中的至少一个具有重掺杂区以及位于所述重掺杂区和所述栅极之间的轻掺杂区；在所述半导体器件处于关断状态的情况下，对所述源极施加控制电压，以在源极产生空穴陷阱来提高所述轻掺杂区的浓度。
[0007]上述方案中，所述半导体器件包括高电压晶体管。
[0008]上述方案中，所述半导体器件的击穿电压大于29V。
[0009]上述方案中，所述控制电压小于或等于所述半导体器件的击穿电压。
[0010]上述方案中，所述源极与沟道结构连接；所述对所述源极施加控制电压，包括：
[0011]通过所述沟道结构，对所述源极施加控制电压。
[0012]上述方案中，所述重掺杂区和所述轻掺杂区的掺杂类型为N型。
[0013]本申请实施例所提供的用于控制半导体器件的方法，所述方法包括：形成半导体器件，所述半导体器件包括位于衬底上的栅极、分别位于所述栅极两侧的所述衬底中的源极和漏极，以及电浮动的且位于所述源极和所述漏极之间的沟道区；其中，所述源极和所述漏极中的至少一个具有重掺杂区以及位于所述重掺杂区和所述栅极之间的轻掺杂区；在所述半导体器件处于关断状态的情况下，对所述源极施加控制电压，以在源极产生空穴陷阱来提高所述轻掺杂区的浓度。本申请在半导体器件处于关断状态下对所述源极施加控制电压，以在源极产生空穴陷阱来俘获空穴而产生电子，从而提高所述轻掺杂区的电子浓度。如此，可以在不增加轻掺杂区的掺杂浓度的情况下，通过对源极施加控制电压来有效的提高HVMOS器件的驱动能力和击穿电压。
附图说明
[0014]图1为本申请实施例提供的一种用于控制半导体器件的方法的实现流程示意图；
[0015]图2为本申请实施例提供的一种半导体器件结构示意图；
[0016]图3为本申请一具体示例提供的控制半导体器件的方法的示意图；
[0017]图4为本申请一具体示例提供的控制半导体器件的方法中电压随时间变化的曲线图；
[0018]图5为本申请实施例提供的电流
‑
电压曲线；
[0019]图6为本申请实施例提供的电场强度分布图；
[0020]图7为本申请实施例提供的电流随控制电压施加时间的变化曲线图；
[0021]图8为本申请实施例提供的击穿电压随着LDD掺杂浓度的变化曲线图。
[0022]其中，上述附图包括以下附图标记：
[0023]200
‑
半导体器件；21
‑
衬底；22
‑
栅极；23
‑
源极；24
‑
漏极；25
‑
沟道；26
‑
轻掺杂区；27
‑
重掺杂区；28
‑
轻掺杂漏区；31
‑
衬底；32
‑
栅极；33
‑
源极；34
‑
漏极；35
‑
沟道；36
‑
电容。
具体实施方式
[0024]下面将参照附图更详细地描述本申请公开的示例性实施方式。虽然附图中显示了本申请的示例性实施方式，然而应当理解，可以以各种形式实现本申请，而不应被这里阐述的具体实施方式所限制。相反，提供这些实施方式是为了能够更透彻地理解本申请，并且能够将本申请公开的范围完整的传达给本领域的技术人员。
[0025]在下文的描述中，给出了大量具体的细节以便提供对本申请更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本申请可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本申请发生混淆，对于本领域公知的一些技术特征未进行描述；即，这里不描述实际实施例的全部特征，不详细描述公知的功能和结构。
[0026]附图中所示的流程图仅是示例性说明，不是必须包括所有的步骤。例如，有的步骤还可以分解，而有的步骤可以合并或部分合并，因此实际执行的顺序有可能根据实际情况改变。
[0027]应当明白，空间关系术语例如“在
……
下”、“在
……
下面”、“下面的”、“在
……
之下”、“在
……
之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在
……
下面”和“在
……
下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
[0028]在此使用的术语的目的仅在于描述具体实施例并且不作为本申请的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
[0029]目前，高压半导体器件设计中，通常会在栅极两侧形成重掺杂区，再在重掺杂区与栅极之间通过离子注入的方式来注入形成轻掺杂区LDD，从而形成具有浓度梯度的源漏区来降低电场强度以提高击穿电压BV。然而，当高压半导体器件接入高电压打开时，若要提高其驱动能力，就需要减小轻掺杂区的掺杂浓度。因此，通过调节轻掺杂区的掺杂浓度难以平衡高压半导体器件的高驱动能力和高击穿电压的需本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种用于控制半导体器件的方法，其特征在于，所述方法包括：形成半导体器件，所述半导体器件包括位于衬底上的栅极、分别位于所述栅极两侧的所述衬底中的源极和漏极，以及电浮动的且位于所述源极和所述漏极之间的沟道区；其中，所述源极和所述漏极中的至少一个具有重掺杂区以及位于所述重掺杂区和所述栅极之间的轻掺杂区；在所述半导体器件处于关断状态的情况下，对所述源极施加控制电压，以在源极产生空穴陷阱来提高所述轻掺杂区的浓度。2.根据权利要求1所述的方法，其特征...

【专利技术属性】
技术研发人员：刘福海，王欣，孙超，许文山，朱正鹏，龚润，梁轲，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：