一种强下拉锁存结构电平转换电路制造技术

本发明专利技术公开了一种强下拉锁存结构电平转换电路，包括两极输入反相器、强下拉锁存电路和DLS输出反相器；所述强下拉锁存电路包括由四个PMOS晶体管和两个NMOS晶体管构成的两部分结构，每一部分结构均包括一个RVT上拉PMOS晶体管、一个HVT中间上拉PMOS晶体管和一个LVT下拉NMOS晶体管，每一部分RVT上拉PMOS晶体管的栅极均连接于另一部分LVT下拉NMOS晶体管的漏极，构成强下拉锁存电路；两极输入反相器包括两个级联关系的反相器；DLS输出反相器作为输出反相器电路。本发明专利技术保证了先进工艺下超低内核电压转换为I/O电压的可靠性，而且具有电平转换范围广、转换速度快、可靠性高的优点。可靠性高的优点。可靠性高的优点。

【技术实现步骤摘要】
一种强下拉锁存结构电平转换电路


[0001]本专利技术涉及集成芯片用电平转换电路领域，尤其涉及一种强下拉锁存结构电平转换电路。

技术介绍

[0002]为了在集成芯片上集成更多的功能，并且提高集成电路的可靠性，降低集成电路的功耗，提升集成电路的性能，MOSFET(Metal
‑
Oxide
‑
Semiconductor Field
‑
Effect Transistor，金属
‑
氧化物半导体场效应晶体管)的工艺尺寸不断缩小；然而随着MOSFET工艺尺寸的缩减，集成芯片的工作电压必须相应的降低，才能避免热载流子效应以及栅氧的击穿，因此先进工艺中大多数集成芯片都工作在较低的电压水平。然而片外电路系统的工作电压并没有发生多大变化，主流的I/O输出电平仍是3.3V，这就出现了片内外电压不兼容的问题，需要进行电平转换，而I/O单元所要解决的主要问题之一就是电平转换，因此电平转换电路成为衔接芯片内核低电压和外部I/O电压的桥梁。由于先进工艺下芯片内核电压大多已经减小到1V以下，传统的电平转换本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种强下拉锁存结构电平转换电路，其特征在于，包括两极输入反相器、强下拉锁存电路和DLS输出反相器；所述两极输入反相器的输入端为所述强下拉锁存结构电平转换电路的输入端IN；所述DLS输出反相的输出端为所述强下拉锁存结构电平转换电路的输出端OUT；所述强下拉锁存电路包括四个PMOS晶体管和两个NMOS晶体管，这四个PMOS晶体管分别定义为M5、M6、M8、M9，这两个NMOS晶体管分别定义为M7、M10；PMOS晶体管M5和PMOS晶体管M8为RVT上拉PMOS晶体管，PMOS晶体管M6和PMOS晶体管M9为HVT中间上拉PMOS晶体管，NMOS晶体管M7和NMOS晶体管M10为LVT下拉NMOS晶体管；PMOS晶体管M5的源极和衬底均与高电压域的电源电压VDDH电连接，PMOS晶体管M5的漏极与PMOS晶体管M6的源极电连接于所述DLS输出反相器的输入端S，PMOS晶体管M5的栅极与PMOS晶体管M9的漏极、NMOS晶体管M10的漏极电连接；PMOS晶体管M8的源极和衬底均与高电压域的电源电压VDDH电连接，PMOS晶体管M8的漏极与PMOS晶体管M9的源极电连接，PMOS晶体管M8的栅极与PMOS晶体管M6的漏极、NMOS晶体管M7的漏极电连接；PMOS晶体管M6的栅极与NMOS晶体管M7的栅极电连接于所述两极输入反相器的第二级输出端B；PMOS晶体管M9的栅极与NMOS晶体管M10的栅极均电连接于所述两级输入反相器的第一级输出端A；NMOS晶体管M7的源极与NMOS晶体管M10的源极均电连接于低电平VSS；PMOS晶体管M6的衬底与PMOS晶体管M9的衬底电连接在一起并且与正电平Vb1电连接；NMOS晶体管M7的衬底与NMOS晶体管M10的衬底电连接在一起并且与正电平Vb2电连接。2.根据权利要求1所述的强下拉锁存结构电平转换电路，其特征在于，所述两极输入反相器的结构包括第一级CMOS反相器电路与第二级CMOS反相器电路；所述第一级CMOS反相器电路包括PMOS晶体管M1和NMOS晶体管M2；PMOS晶体管M1的源极与低电压域的电源电压VDDL电连接，PMOS晶体管M1的栅极与...

【专利技术属性】
技术研发人员：吴秀龙，陈旋，高珊，卢文娟，赵强，郝礼才，蔺智挺，彭春雨，陈军宁，
申请(专利权)人：安徽大学，
类型：发明
国别省市：